嘉立创社区
用与非门构成RS触发器用数字钟输入出错，显示电路过于复杂
如下图所示，数字钟作为输入时，连接到与非门构成的RS触发器电路输入上，输入输出连接逻辑分析仪，会显示电路复杂，无法仿真。想问下这个是什么原因呢？谢谢 \n#其他问题#
876543rT372P
2 0 嘉立创EDA
门电路仿真结果不正确
在仿真时发现，如果门电路的输入端都是低电平，该门电路往往不能正常工作，需要额外加入一个门电路或者相同门给输入加至少1个高电平才能正常工作。以三输入或非门为例，如果输入都是低电平，或非后的结果还是0，但如果复制一个三输入或非门给至少1个引脚给高点平，下面的三输入或非门就正常了，想请教下，这个是哪里的问题？ \n#其他问题#
876543rT372P
2 0 嘉立创EDA