我想找一个合适的DCDC同步降压芯片，能把12V降到到3.3V，最大电流可输出8A以上，用于给多个M.2卡槽和PCIe卡槽的3.3V供电，芯片成熟可靠，带负载上电不会烧毁，且纹波还可以。请坛友推荐一款呗。

举个例子，6层板，层叠是SIG01，GND02，SIG03，PWR04，GND05，SIG06。 我想把L3（SIG03）层上的一些走线做阻抗控制，那么上参考层是L2，下参考层是L4。那么在L3层上面走的阻抗线，其位置上方的L2和下方的L4，必须是GND平面？ 也就是说，PWR04层上面要分割出一部分GND平面，来配合L3上的阻抗线？ 之前咨询了JLC工作人员，说：内层的话，阻抗线所在层的上下相邻的都要有铜面屏蔽。我的理解是阻抗是参考GND平面的，那PWR04是电源层，而不是GND，会影响到阻抗值吧？我用嘉立创阻抗神器计算的内层L3阻抗，软件怎么知道L2层和L4层是电源层平面还是GND平面？ 换句话说，L3上面走线要做阻抗，L2和L4需要都是GND平面，还是只需要L4是GND屏幕而L2可以是电源平面？ 请给位坛友赐教，谢谢。 #阻抗匹配、层叠结构#

USB Type C 16pin中的USB2.0，请问各位有推荐的走线方案？正反插都能用。可截图。谢谢！