#开源协议# 随着创客运动、开源文化与硬件创新的融合，开源硬件（Open Source Hardware, OSHW） 已成为推动技术民主化的重要力量。然而，与开源软件不同，硬件涉及物理设计、制造图纸、电路原理图、PCB 布局、3D 模型等多元内容，其知识产权保护更为复杂。因此，选择合适的开源硬件协议至关重要。本文将系统介绍主流开源硬件许可证的类型、核心条款、适用范围及注意事项，帮助开发者、创客和企业合规地发布或使用开源硬件项目。一、开源硬件 vs 开源软件：为何需要专门协议？虽然软件可通过代码直接复制传播，但硬件需通过设计文件（如 Gerber、STEP、KiCad 工程、原理图 PDF 等）来实现复现。这些文件受版权法保护，而制造出的实物则可能涉及专利、商标、工业设计权等。⚠️ 注意：版权无法保护电路功能或机械结构本身，仅保护其表达形式（如图纸排版）。若想保护技术方案，需申请专利——但这与“开源”理念常有冲突。因此，开源硬件协议主要解决两个问题：允许他人自由使用、修改、分发设计文件；明确是否要求衍生作品也必须开源（即“传染性”）。二、主流开源硬件协议介绍1. CERN Open Hardware Licence (CERN OHL)由欧洲核子研究中心（CERN）制定，是目前最权威、专为硬件设计的开源协议。版本对比： 版本 类型 核心要求 CERN OHL v1.2 / v2.0 强著佐权（Strong Copyleft） 修改后的硬件设计必须以相同许可证发布；销售实物需提供设计文件获取方式 CERN OHL–S (Simple) 宽松型 允许闭源衍生，仅需保留版权声明 CERN OHL–W (Weak) 弱著佐权 仅对直接修改的设计文件强制开源，集成到更大系统中可闭源 适用场景：科研设备、教育套件（如 CERN 自己的粒子探测器模块）；希望确保社区持续回馈的项目 → 选 v2.0；希望被商业产品集成 → 选 –S 或 –W。2. TAPR Open Hardware License (TAPR OHL)由业余无线电组织 TAPR 制定，早于 CERN OHL，强调“文档透明”和“署名”。特点：要求衍生作品必须开源设计；明确禁止使用原作者商标；对制造和销售无额外限制。适用场景：电子爱好者项目、通信硬件（如开源 SDR 设备）。💡 注：TAPR OHL 使用较少，CERN OHL 已成为事实标准。3. Solderpad Hardware Licence基于 Apache 2.0 软件许可证改编，专为硬件设计优化。特点：宽松型，允许闭源使用；明确授予专利许可（对含专利技术的硬件很重要）；要求保留版权声明和 NOTICE 文件。适用场景：含复杂 IP（如 RISC-V 处理器核）的 SoC 设计、企业级开源芯片项目。4. MIT / BSD / Apache 2.0（用于硬件设计文件）虽然这些是软件许可证，但也可用于授权硬件设计文件（如 KiCad 工程、SVG 图纸），因为这些文件本质是“文本/图形作品”，受版权保护。优点：简洁、广为人知、企业友好。风险：未明确提及“硬件制造”“实物分发”等场景；无专利授权条款（Apache 2.0 除外）；可能被误解为仅适用于软件。✅ 建议：若使用 MIT/BSD，应在 README 中明确说明“本项目为开源硬件，设计文件采用 MIT 许可，欢迎制造与销售”。5. Creative Commons（CC）协议？谨慎使用！CC BY / CC BY-SA 有时被用于硬件图纸（尤其在创客社区）。但官方明确指出：CC 协议不推荐用于软件或硬件。原因：CC 未考虑专利、硬件制造、兼容性等复杂问题。❌ 避免使用 CC0、CC BY-NC（非商业）等用于硬件项目——NC 条款违背开源定义（OSI 不认可非商业限制）。三、如何选择适合的开源硬件协议？ 你的目标 推荐协议 最大程度推广，允许商业闭源产品使用 CERN OHL–S、Solderpad、Apache 2.0 确保所有改进版本都回馈社区 CERN OHL v2.0 用于教育/科研，希望被广泛复现 CERN OHL v2.0 或 TAPR OHL 项目含专利技术，需明确授权 Solderpad 或 Apache 2.0 快速发布，不想复杂化 MIT + 明确声明（适合简单项目） 四、开源硬件最佳实践明确标注许可证在 GitHub 仓库根目录添加 LICENSE 文件，并在 README 中说明：“本项目为开源硬件，采用 [XXX] 许可证”。提供完整设计文件包括：原理图（PDF/SCH）、PCB 源文件（KiCad/Eagle）、BOM 表、3D 模型（STEP/STL）、固件源码（单独用软件许可证）。区分硬件与软件许可证硬件设计用 CERN OHL，配套固件可用 MIT/GPL，需分别声明。使用 OSHWA 认证标识（可选）符合 Open Source Hardware Association (OSHWA) 定义的项目可申请认证，增强可信度。五、知名开源硬件项目使用的协议示例 项目 协议 说明 Arduino Uno Creative Commons Attribution-ShareAlike (CC BY-SA) 早期使用 CC，现部分转为更规范协议 Raspberry Pi Pico SDK BSD-3-Clause（软件） 硬件设计未完全开源 Google Coral Dev Board CERN OHL v2.0 完整开源硬件设计 RISC-V 核心（如 PicoRV32） Solderpad / MIT 芯片 IP 常用宽松协议 结语开源硬件不仅是分享图纸，更是构建一个可协作、可验证、可迭代的创新生态。选择合适的协议，既能保护你的贡献不被滥用，也能鼓励他人在此基础上创造更大价值。🌐 资源推荐：CERN OHL 官网OSHWA 开源硬件定义GitHub 开源硬件指南记住：没有“最好”的协议，只有“最合适”你项目愿景的协议。#技术干货# #DIY设计#

#技术干货# #嵌入式开发# 一招解决团队协作的环境统一难题 你是否曾经在搭建#技术干货##技术干货##技术干货##技术干货#嵌入式开发环境时耗费大量时间？是否遇到过代码在A机器上编译通过，在B机器上却报错的困扰？xPack的出现，正是为了解决这些让嵌入式开发者头疼不已的问题。 什么是xPack？ xPack是一个开源项目，可以理解为嵌入式开发领域的专属“应用商店”。它提供了一套完整的工具链管理方案，让开发者能够快速获取和使用各种必要的开发工具。 想象一下，就像用手机应用商店安装APP一样简单，xPack让你可以一键安装编译器、调试器、构建工具等，彻底告别手动配置环境的繁琐过程。 为什么嵌入式开发需要xPack？ 传统方式的痛点： 不同平台工具链不一致（Windows/macOS/Linux） 版本管理混乱，团队协作困难 环境配置复杂，新手入门门槛高 缺乏可重复性，项目维护困难 xPack的解决方案： 跨平台一致性 - 确保团队成员使用完全相同的开发环境 版本控制 - 精确锁定工具链版本，确保构建可重复 一键安装 - 简化安装流程，降低入门门槛 核心工具组件 🛠️ 主流芯片支持 Arm嵌入式工具链（arm-none-eabi-gcc） RISC-V工具链（riscv-none-elf-gcc） 支持STM32、NXP、GD32等主流MCU 🔧 开发调试全家桶 OpenOCD：硬件调试和编程 QEMU：硬件模拟，无实物开发 CMake/Ninja：现代化构建系统 Build Essentials：基础构建工具集 实战体验：3步搭建开发环境 # 1. 安装xPack包管理器 npm install --global xpm@latest # 2. 安装Arm工具链 xpm install --global @xpack-dev-tools/arm-none-eabi-gcc@latest # 3. 验证安装 arm-none-eabi-gcc --version 就是这么简单！传统的环境搭建可能需要半天甚至更长时间，现在只需要几分钟。 主流IDE完美集成 xPack工具链可以无缝集成到各种开发环境中： VS Code：通过插件直接调用xPack工具链 Eclipse Embedded CDT：官方推荐，原生支持 PlatformIO：开箱即用，配置简单 CLion：专业级C/C++支持 企业级开发的价值 对于团队开发和企业项目，xPack带来的价值更加明显： ✅ 持续集成(CI/CD) 确保自动化流水线使用统一工具链 构建结果可重复，便于问题排查 ✅ 质量保障 避免因环境差异导致的潜在bug 新成员快速上手，降低培训成本 ✅ 长期维护 即使多年后仍能重现原始构建环境 对于需要长期维护的产品至关重要 实际应用案例 某智能硬件团队在使用xPack前后对比： 使用前： 新员工环境搭建：1-2天 项目环境不一致导致的bug：每月3-5起 跨平台协作：几乎不可能 使用后： 新员工环境搭建：10分钟 环境相关bug：基本归零 跨平台协作：无缝进行 如何开始使用？ 入门步骤： 访问xPack官网了解基本信息 根据操作系统安装Node.js环境 通过npm安装xpm包管理器 根据需要安装对应工具链 学习资源： 官方文档：详细的使用指南和配置示例 GitHub仓库：最新的发布信息和问题反馈 社区论坛：活跃的开发者交流社区 总结 在嵌入式开发日益复杂的今天，xPack为我们提供了一种现代化、标准化的工具管理方案。它不仅简化了个人开发者的工作流程，更为团队协作和企业级开发提供了坚实的基础保障。 无论是初学者还是资深工程师，无论是个人项目还是团队协作，xPack都能显著提升开发效率和项目质量。尝试使用xPack，让你的嵌入式开发工作流程迈入新时代！ 官网：https://xpack-dev-tools.github.io/ 仓库地址：https://github.com/xpack-dev-tools 欢迎在评论区分享你的 xPack使用体验，或者提出遇到的问题，我们一起交流讨论！

还记得2019年立创开源平台刚上线的时候，开源的第一个硬件项目是一个8*8 LED点阵屏，该项目浏览量累计也有5.8K；在2020年开源的一个 自制ST-LINK V2-1（开源版本）项目截止发文时，该项目浏览量21.1w，这个项目是目前个人开源项目浏览量最高的一个，这几年由于一些原因优质的开源项目产出不太高，也就没有进行开源，未来会规划一些小而精开源项目进行发布。 #立创开源六周年#

#技术干货# 一、 阻抗控制的核心概念 在高速数字电路设计中，信号不再是简单的“0”和“1”，而是以电磁波的形式在传输线上传播。当信号边沿时间（上升/下降时间）短于信号在PCB走线上传输时间的1/6时，必须将走线视为传输线。 特性阻抗是传输线的固有属性，可以理解为信号在传输过程中遇到的瞬时阻抗。控制特性阻抗的根本目的，是为了避免信号在阻抗不连续点发生反射，从而保证信号的完整性（Signal Integrity），确保数据可靠传输。 两个基本原则： 遵从规范： 不同的接口协议和总线标准对其传输线的特性阻抗有明确规定，这是设计的首要依据。 保持连续： 整条信号路径上的阻抗连续性，比追求一个绝对的“完美值”更为重要。阻抗突变是信号反射的主要根源。 二、 常见接口的阻抗规范要求 以下列出了业界常见总线与接口的阻抗控制要求，这是PCB叠层设计与布线的基础依据。 接口/总线类型 阻抗类型 标准阻抗值 (Ω) 备注 通用标准 单端 (Single-ended) 50 射频及数字电路最通用的单端阻抗标准。 差分 (Differential) 100 最通用的差分阻抗标准（如PCIe, SATA, Ethernet）。 USB USB 2.0 90 (差分) 差分对阻抗。 USB 3.0 100 (差分) 包含多对收发差分线（Tx/Rx）。 视频 SDI / 同轴线 75 (单端) 广播级视频传输标准。 SDI (差分) 150 (差分) 75Ω单端的自然差分延伸。 计算机总线 PCI/PCIe 60-65 (单端) 早期PCI总线常见要求。 RS-485 120 (差分) 工业现场总线标准。 内存 DDR3/4/5 40-50 (单端) 注意：需与芯片内部终端电阻（ODT）匹配。 DDR3/4/5 80-100 (差分) 用于DQS等差分时钟信号。 数据转换 AD/DA 数据线 50 (单端) 高速数据转换器与FPGA/CPU间的互联。 三、 阻抗控制的设计考量与深层原理 1. 为什么是这些特定值？ （如50Ω, 75Ω, 100Ω）这些值是历史、性能和制造工艺折衷的结果： 50Ω：在射频领域，是兼顾低损耗（高功率容量）和便于制造的最佳折衷点，被数字电路继承。 75Ω：是同轴电缆的标准阻抗，旨在实现更低信号衰减，故视频相关接口（如SDI）沿用此标准。 100Ω：是50Ω单端阻抗的自然差分延伸（2 * 50Ω），计算和实现方便，成为LVDS等差分接口的默认标准。 2. 阻抗的影响因素 PCB特性阻抗主要由以下因素决定，需在设计时通过叠层规划和线宽调整来精确控制： 线宽 (W)：信号线宽度。线越宽，阻抗越低。 介质厚度 (H)：信号线与参考平面（GND/Power）的距离。间距越大，阻抗越高。 介电常数 (Dk)：PCB基材（如FR-4）的固有属性，通常为4.2-4.6（随频率变化）。 铜厚 (T)：导线厚度。铜越厚，阻抗越低。 阻焊层 (Solder Mask)：表面绿油会略微降低阻抗（约2-3Ω），精确计算时需考虑。 3. 阻抗兼容性与连续性（核心要点） 板内传输： 当信号完全在单板内部传输时（如CPU与DDR颗粒），应以控制阻抗的连续性为首要目标。例如，对于DDR3接口，若CPU和DRAM芯片的ODT均配置为40Ω，则PCB走线最佳阻抗为40Ω；若系统按50Ω设计，则走线控制为50Ω。在多数情况下，50Ω是一个通用且安全的选择。只要从驱动端到接收端的整条路径阻抗稳定一致，即可有效减少反射。 板间传输： 当信号通过连接器、线缆传输到另一块PCB时（如通过USB线连接两个设备），必须严格遵循接口标准阻抗（如USB的90Ω），并保证从芯片->PCB走线->连接器->线缆->另一块PCB的整个通道阻抗连续匹配，任何一点的不匹配都会导致信号反射和劣化。 四、 设计流程与最佳实践 前期规划： 整理板上所有需要阻抗控制的网络（如DDR、PCIe、USB等）及其目标值。 识别出要求最严格（速率最高、布线最长）的信号组。 叠层设计 (Stack-up Design)： 这是阻抗控制成败的关键。与PCB板厂密切沟通，使用他们的工艺参数（如Core/PP片厚度、Dk值、铜厚）进行仿真。 通过调整介质厚度(H) 来为不同阻抗要求的信号层分配合适的层位，使得目标阻抗对应的线宽(W) 在可制造的范围内（通常4-6mil为宜）。 计算与仿真： 使用阻抗计算工具（如Si9000, Polar等）进行计算，输入板厂提供的参数，得到精确的线宽、间距要求。 对关键网络进行SI仿真，验证阻抗连续性和信号质量。 布线实施： 严格按照计算出的线宽和差分对间距进行布线。 避免阻抗突变：谨慎使用过孔（Via），必要时采用背钻（Back-drill）或埋盲孔（Blind/Buried Vias）来减少stub；走线避免急弯；保持参考平面完整。 交付生产： 在PCB设计文件（Gerber）中提供清晰的阻抗控制表，注明哪些网络控制何种阻抗、层别、目标线宽及公差（通常±10%）。 板厂会根据其实际生产能力进行微调并最终保证阻抗符合要求。 总结 阻抗控制是高速PCB设计的基石。成功的关键在于： 理解标准：熟知各接口协议的阻抗要求。 系统思维：考虑驱动端、传输线、接收端的整体匹配。 精细规划：通过叠层设计为不同阻抗需求提供解决方案。 协同合作：与PCB制造商早期介入、持续沟通，利用其工艺经验实现设计目标。

一、概述 全球电压与频率标准因历史、技术路径和电力系统设计差异而不同。欧美英日等国的标准具有代表性，直接影响电器兼容性和旅行准备。以下是主要国家的关键参数及背景分析： 二、各地区电压与频率标准 1. 北美地区 美国 电压：120V（单相）/ 240V（三相） 频率：60Hz 特点：电压波动范围114V-126V，工业设备常用240V。早期采用爱迪生直流电后转向特斯拉交流电，110V为安全考量，后因兼容性保留至今。 加拿大 电压：120V（民用）/ 240V（工业） 频率：60Hz 说明：与美国标准一致，插头类型相同（A/B型）。 2. 欧洲地区 英国 电压：230V（标称值，实际216V-253V） 频率：50Hz 插头：G型三脚插头（英标） 背景：早期为240V，后为与欧盟统一调整为230V。 德国、法国、西班牙等 电压：230V（允许±10%波动） 频率：50Hz 插头：C型（两圆脚）或F型（两圆脚+接地） 统一性：欧盟标准化后，电压与频率高度统一。 俄罗斯 电压：220V（民用）/ 380V（工业） 频率：50Hz 特点：继承苏联电网体系，覆盖广袤领土。 3. 亚太地区 日本 电压：100V（关东50Hz，关西60Hz） 频率：50Hz（东日本）/ 60Hz（西日本） 插头：A型（两扁脚）或B型（两扁脚+圆接地脚） 历史：明治时期分别引入德国50Hz与美国60Hz系统，形成东西分频格局。 澳大利亚 电压：230V（标称值，实际216V-253V） 频率：50Hz 插头：I型三脚插头（澳标）。 中国 电压：220V（单相）/ 380V（三相） 频率：50Hz 背景：早期上海等地存在多标准，1949年后统一为220V/50Hz。 三、电压与频率的技术影响 设备兼容性 电压范围：多数国家允许±10%波动（如美国120V±10%为108V-132V），但日本100V设备需严格适配。 频率敏感设备：如电机、变压器，50Hz与60Hz设备不可混用（如日本需区分东西部）。 电力传输效率 电压等级：欧洲230V/400V三相系统适合高密度城市，美国120V/240V适合分散式住宅。 损耗对比：高电压（如欧洲400V三相）传输损耗更低，适合工业长距离供电。 安全与设计 低电压优势：日本100V系统触电风险较低，适合家庭密集使用。 高电压适配：欧洲230V设备需更严格的绝缘保护。 四、旅行与设备使用建议 插头转换 通用方案：携带万能转换插头（覆盖A/B/C/G/I型）。 日本分频：需确认电器是否支持50/60Hz双频（如吹风机、剃须刀通常兼容）。 电压适配 宽电压设备：现代手机、笔记本多支持100-240V，无需变压器。 大功率电器：如电热水壶、吹风机需匹配当地电压，必要时使用变压器。 特殊案例 日本关西/关东：购买电器时注意标注频率（如“50/60Hz”）。 印度/巴西：电压波动较大（如印度230V±10%），需选择高耐压设备。 五、历史与标准化背景 北美标准起源：特斯拉推广60Hz交流电，爱迪生直流电系统被淘汰。 欧洲统一进程：19世纪末德国AEG公司推动220V标准，后欧盟协调为230V。 日本分频遗留：明治时期分别引入德美技术，形成东西部频率差异。 六、总结 欧美英日等国的电压与频率差异根植于历史和技术路径选择。现代设备多通过宽电压设计（如100-240V）适应全球化需求，但旅行者仍需关注插头类型与频率兼容性。未来随着电力电子技术发展，全球标准或逐步趋同，但短期内差异仍将存在。 参考资料：人民网科普、IEEE标准、日本国家旅游局、原创力文档。

#技术干货# 贴片电阻的功率等级与其封装尺寸密切相关，封装越大，散热能力越强，可承受的功率也越高。以下是基于常见封装尺寸的功率等级分类及关键参数总结： 一、贴片电阻封装与功率对应表 封装（英制） 封装（公制） 尺寸（mm） 典型功率 最大工作电压 适用场景 0201 0603 0.6×0.3 1/20W (50mW) 15V 高密度PCB、微型设备 0402 1005 1.0×0.5 1/16W (62mW) 50V 消费电子、信号处理 0603 1608 1.6×0.8 1/10W (100mW) 50V 通用电路、低功率电源 0805 2012 2.0×1.25 1/8W (125mW) 150V 中小电流电路、LED限流 1206 3216 3.2×1.6 1/4W (250mW) 200V 电源滤波、中等负载 1210 3225 3.2×2.5 1/3W (330mW) 200V 电流检测、电机驱动 2010 5025 5.0×2.5 1/2W (500mW) 200V 大电流检测、工业电源 2512 6332 6.4×3.2 1W (1000mW) 200V 高功率场景（如电源适配器） 注： 实际功率可能因厂商工艺差异略有不同（如国巨0402封装提供1/16W和1/8W两种规格）。 高温环境下需降额使用（如100℃时功率可能降低50%）。 二、关键参数与功率关系 散热能力 封装面积越大，热阻越小，允许的功率越高。例如，2512封装的散热面积是0402的约16倍，功率提升显著。 厚膜电阻（常规）与薄膜电阻（精密）的散热性能差异较小，但薄膜电阻更适合高频场景。 耐压值 耐压与封装尺寸正相关，如0402封装耐压50V，2512可达200V。 高压场景需优先选择大封装（如2512）以避免击穿风险。 阻值与功率的平衡 低阻值（如[removed]1MΩ）小功率场景可用0402封装。 三、选型建议 功率计算 使用公式 P = I²R 计算实际功耗，选择功率≥计算值1.5~2倍的封装。 示例：若电路需承受0.1A电流通过10Ω电阻，则 P=0.01W，应选择≥1/8W（0.125W）的0805或更大封装。 高频与散热优化 高频电路（>100MHz）优先选择0402/0603封装的薄膜电阻，减少寄生电感。 高功率场景（如电源）建议使用1210或2512封装，并加装散热片。 环境适应性 汽车级（AEC-Q200）电阻需满足-40℃~155℃工作温度，功率需额外降额20%~30%。 高温环境（>85℃）中，1206封装的实际功率可能降至150mW以下。 四、典型应用场景 封装 典型功率 应用场景 示例 0201 1/20W 手机主板、穿戴设备 电池保护电路、传感器信号分压 0805 1/8W 智能家居、LED照明 LED限流、电源开关反馈 1210 1/3W 工业控制器、电机驱动 电流检测、PWM调光 2512 1W 电源适配器、新能源车BMS 大电流采样、浪涌保护 五、注意事项 厂商差异：不同厂商的封装公差可能影响功率（如国巨与村田的0603尺寸略有差异）。 脉冲耐受：大封装（如2512）可承受短时高脉冲（如1W脉冲1秒），但需参考数据手册。 成本与密度：小封装（0201）成本高但节省空间，大封装（2512）成本低但占用PCB面积。 通过合理选择封装尺寸，可在功率、体积和成本之间实现最佳平衡。实际设计中需结合具体场景、散热条件和数据手册参数综合决策。 版权声明： 本文由AI创作，首发于嘉立创社区，转载请注明出处。欢迎大家一起交流学习！

建议将嘉立创云CAD和嘉立创EDA专业版做成联动的，这样就能在3D堆叠的时候做到数据联动，调整起来的也方便

需求：VBUS输入电压在5-20V/3A，VBAT电压在6-8.4V，需要做一个电源路径切换的电路，当断开VBUS外部电源时，由VBAT给系统供电；当有VBUS外部电源时，切换为‘VBUS外部电源供电。 有哪位大神有合适的方案推荐，可以在评论区留言 目前这电源的路径切换电路用的是下图中的方案 https://www.jlc-bbs.com/api/bbs/fileOperation/downloadImage/8632030913230696448 #电路设计# #畅聊专区# #嘉立创PCB#

#嘉立创PCB# 第一次使用嘉立创6层沉金免费打样券进行打样，板子做工非常精致

第一次来深圳出差，今天上午去参观了嘉立创EDA，和几位大佬合影留念。 #嘉立创EDA#

MIPI总线在目前的移动设备手机/平板的LCD或者Camera应用的十分广泛。作为一个PCB设计工程师，无论是走线或者查线都是一项基本功，因工作需要经常会接触CMOS图像传感器的MIPI走线，故此对MIPI走线的规则进行了总结，下面是MIPI信号走线的相关checklist。 阻抗要求：MIPI的差分线阻抗控制标准是100Ω；误差不能大于±10%； 走线避免直角，以免产生反射，影响高速传输性能； 参考层：MIPI信号线下方一定要有参考层（推荐用地层），且一定要保证参考层的连续性（即在MIPI信号线下方的参考层不能被分割或有间隙，不能被其它走线截断），最好是有一整片的地层，如果做不到，至少要保证MIPI信号线下方的参考层比MIPI信号层每边要宽4W以上（W即MIPI信号线走线宽度）； 等长：MIPI线对之间的长度误差要控制在10mil以内（严格控制等长误差在5mil以内），线对与线对之间的长度误差控制在100mil以内；等长是为了保证两个差分信号能同时到达接收端。在做等长时，要注意对称性，绕蛇形线时不能太密集，应为4W，等长尽量在焊盘附近解决，以倒角形式来走线，不能随意改变线宽和线距； 对称性：MIPI线始终保持等长和等距。对称是为了保证走线阻抗一致，减少反射。对称性不好会使信号失真，导致不稳定或无图； 等距：在MIPI走线时，一般要保证DP/DN在走线的过程中保持等距，保证一定的耦合程度，在走线时，线对之间要保持2W的距离； 远离干扰：MIPI线对之间要保持至少2W以上的间距，MIPI信号线应远离其它高速、高频信号（并行数据线、时钟线等），至少保持3W以上的距离且绝不能平行走线。对开关电源这一类的干扰源更应远离。 过孔：MIPI信号线尽量不要打过孔，如有过孔则线对上的两根线都要有（保持对称性），信号线换层后参考层也要在靠近信号线的过孔处打孔换层。 MIPI差分走线的设计中最重要的规则就是匹配线长，其它的规则都可以根据设计要求和实际应用灵活处理。 \n#PCB布局与走线#

#MOS管开关电路#请教下社区的大佬，目前实现的功能是：按键常开时，MOS一直导通；按下按键，MOS管不导通。该电路是否还有优化的空间。

#龙芯3A5000# 有大佬用龙芯3A5000的电脑进行嵌入式软硬件开发的吗,使用体验怎么样？

发现好多大佬，我已经咸鱼一年了