运行环境: PCB, 原理图 | 支持版本: V2.2 / V3 | 快捷键: 无 1. 需求背景 在底层数据对象中，属性值有时会出现带等号的字符串格式（如 ={Value}），后续操作中，工具无法正常解析该属性的物理意义。本功能通过强制拉取并重新写入网表数据，强制触发系统对所有属性值的重新解析与格式刷新。 2. 核心逻辑 调用制造数据接口读取当前工程的原始网表文本数据。 接收读取到的数据流，通过调用系统网表设置接口将其原样写回。 触发系统内部的解析引擎对已重置的数据重新进行格式化处理。 3. 操作说明 运行本功能。 程序自动执行读取与写入操作。 等待系统完成数据重载。 4. 演示视频 8746231386618470400 5. 注意事项 & 已知问题 执行前需确保已保存当前进度。 暂无已知冲突，按标准流程操作即可。

运行环境: PCB | 支持版本: V2.2 / V3 | 快捷键: 无 1. 需求背景 原生系统在处理阵列化元件（如大量的驱动芯片、继电器阵列）的网络分配时，需要对每一个引脚逐个进行手动网络命名，缺乏批量生成与有规律递增命名的机制。本功能通过提取全图或选中器件的引脚网络映射关系并格式化输出，以便设计者利用外部制表软件的自动填充扩展功能（例如序列填充 OE_1 到 OE_64），降低大型阵列化网络分配的重复操作成本。 2. 核心逻辑 通过 API 接口拉取当前工程的底层网表 JSON 数据，解析器件、引脚与网络名的关联关系。 支持根据用户选定的分类依据（如图封装/器件），在前端对元器件的引脚数据进行聚类分列与列表渲染。 提取表格中的结构化字段（位号、引脚、当前网络等），通过逗号分隔符重构为标准的 CSV 文本数据流。 调用前端下载模块，将生成的文本流转换为 .csv 文件输出到本地存储。 3. 操作说明 在面板顶部的下拉菜单中选择分类分组依据（如按封装类型或器件名称归类），核对列表中显示的引脚网络映射表。 点击“导出引脚网络”按钮，将选中器件的数据下载为 CSV 表格；或者点击“导出全部网络”下载全图引脚网络数据。 在外部制表软件中打开该 CSV 文件，利用自动填充功能批量重命名网络后，使用批量修改网络工具进行修改。 4. 演示视频 8746230549690699776 5. 注意事项 & 已知问题 后置操作依赖：本功能仅提供网络映射数据的“导出”通道。若需将外部修改、重命名后的网络应用回原图纸，必须配合“批量修改网络”功能执行反向覆盖导入。 软件兼容与编码限制：导出的 CSV 文件默认使用 UTF-8 编码。在部分制表软件（如旧版本 Excel）中直接双击打开可能会出现中文属性乱码，需通过制表软件的“从文本/CSV 导入”数据功能并指定 UTF-8 编码格式进行加载。 空网络处理机制：对于图纸中尚未分配任何电气网络的引脚，导出的表格中对应的网络名称列将自动保留为空白或减号（-），批量修改时需确保填入合法的网络字符串。 大规模遍历瓶颈：若在元器件或引脚数量极多的大型工程中执行“导出全部网络”，由于涉及对全局 JSON 树的深度遍历与大体量字符串拼接，系统会出现秒级的渲染停滞，属于正常计算寻址现象。

运行环境: PCB | 支持版本: V2.2 / V3 | 快捷键: 无 1. 需求背景 JLCEDA 中的 填充区域 与 图片对象 在图元属性上存在本质区别，导致用户无法直接对填充图形执行缩放、拉伸等变换操作。本功能通过解析图元底层路径数据，实现了两类图元属性的相互重构，填补了填充区域几何变换功能的缺失。 2. 核心逻辑 读取所选图元的原始几何路径及层属性数据。 提取图元在当前画布的缩放比例、镜像参数与旋转角度，计算坐标增量。 将路径数据进行重构与仿射变换对齐，转换后调用系统底层 API 创建新的填充对象或图像对象。 确认转换成功后，自动执行底层删除指令，移除原始图元。 3. 操作说明 在 PCB 画布中选中目标填充区域或已存在的图像对象。 运行本功能。 程序自动完成图元属性转换，随后通过对象控制柄执行缩放或拉伸操作。 4. 演示视频 8746228590095093760 5. 注意事项 & 已知问题 仅支持处理基础的填充区域与图像对象，复杂的组合图元需先进行打散或组合处理。 转换过程会销毁原图元并创建新图元，该操作不可撤销，执行前请备份工程。 图形路径过于复杂的填充区域转换为图片对象时，由于底层路径解析逻辑限制，可能导致小幅度的边缘形状丢失。 暂无已知冲突，按标准流程操作即可。

运行环境: PCB | 支持版本: V2.2 / V3 | 重要： 首次安装或更新 EDA 后必运行 1. 需求背景 JLCEDA 不同版本底层 API 存在坐标漂移缺陷，导致插件调用的生成坐标与实际画布坐标存在偏差。本功能通过主动测试与比对，计算偏差并生成补偿系数，修正底层数据写入的位置错误。 2. 核心逻辑 调用底层 API 自动生成标准测试图元（包含过孔、焊盘、折线、直线、弧线）。 提取工程底层文档源码，兼容解析 V2.2 与 V3 的图元数据结构。 双向比对设定参数与实际生成参数的差异，提取实际坐标、线宽、内外径及阻焊扩展参数，推导线性偏移倍率。 将计算得到的格式化乘数转换为纯数值，并调用系统接口写入本地做持久化存储。 3. 操作说明 新建并打开一个空白 PCB 文档。 运行本功能，点击面板“创建”按钮在画布上生成测试图元。 在画布中全选刚生成的图元，点击面板“获取”按钮读取实际坐标与属性。 点击“校准”按钮计算参数补偿系数。 点击“保存”按钮将校准参数写入本地配置。 4. 演示视频 8746224845491785728 5. 注意事项 & 已知问题 执行“获取”操作前，必须手动在画布上框选目标图元，否则无法读取并比对数据。 数据比对容差硬编码为 0.05，超出该差值即判定为数据异常并亮红提示。 参数保存时会自动截断至最高 6 位小数，防止浮点计算导致精度溢出。 若当前客户端环境异常导致底层拒绝写入（底层抛出 Cannot create property 错误），校准数据将保存失败。 若当前软件版本 API 准确无偏移（算得乘数比例为 1），面板对应的校准框将直接留白。

[狼黑工具] 功能说明：导入 AD 网表 运行环境: PCB | 支持版本: V2.2 / V3 | 快捷键: 无 1. 需求背景 原生工具在导入部分 Altium Designer 格式网表时存在解析兼容性问题，常因结构识别错误触发“未提取到有效元件信息”等异常中断。本功能绕过原生解析模块，提供独立的网表读取与比对引擎，实现外部网络结构到当前设计底层网表数据的强行注入。 2. 核心逻辑 调用底层 API 提取当前 PCB 的完整网表 JSON 数据并进行深拷贝。 通过正则表达式解析外部导入的 Altium Designer 网表文本。 基于器件位号建立映射，双向比对当前图纸引脚与外部网表引脚，生成新旧网络差异对照表。 将解析出的新网络名定位并覆写至网表数据中。 重新封包 JSON 数据并调用接口强制写入系统重载。 3. 操作说明 检查图纸：确保当前 PCB 内无重复位号，重置元件唯一 ID，并将其导出为 Altium Designer 格式。 生成文件：在 Altium Designer 中打开该导出文件，选择“从连接的铜皮生成网络”，在弹出的窗口全选复制。 加载数据：运行本插件，点击“选择文件”读取生成的网表，或复制网表文本后点击“粘贴网表”。 核对映射：在界面生成的表格中，确认红黄高亮标出的异常引脚及网络变更状态。 写入覆盖：点击“写入网表”，等待数据注入并自动刷新。 4. 演示视频 8746230174498033664 5. 注意事项 & 已知问题 数据源格式强限制：外部网表必须符合标准 AD 括号分段格式（内部按 位号-引脚 形式排列，如 U1-3）。 文件格式限制：仅支持识别 .net 后缀文件或纯文本剪贴板读取。 映射失败跳过机制：若外部网表中的位号在当前图纸中不存在，或对应引脚缺失，系统将报警告并自动跳过该节点的写入。 浏览器权限限制：若当前浏览器环境未开放剪贴板读取权限，通过“粘贴网表”按钮读取将会失败，需降级使用本地文件上传。

运行环境: PCB | 支持版本: V2.2 / V3 | 快捷键: Ctrl+Shift+G 1. 需求背景 原生工具中，过孔图元无法单独设置内层铜环尺寸，且受限于特定的禁止覆铜规则。本功能通过重写底层图元属性，允许将过孔转换为通孔焊盘，从而实现对内层铜环尺寸及阻焊扩展参数的精确控制。 2. 核心逻辑 读取所选图元的坐标、孔径、外径及阻焊参数。 调用底层数据映射，将过孔的几何描述符重构为焊盘对象的属性结构。 应用系统预设的缩放比例参数，对坐标与尺寸进行归一化计算，确保物理位置的准确性。 执行图元删除与新建指令，在原位生成具备新属性的图元实体。 3. 操作说明 选中画布上的一个或多个过孔或通孔焊盘。 运行本功能（或使用快捷键 Ctrl+Shift+G）。 程序自动识别对象当前类型，并在原地执行属性互转。 4. 演示视频 8746227682930868224 5. 注意事项 & 已知问题 转换过程不可撤销，执行前请确认设计意图。 仅适用于标准过孔与通孔焊盘，暂不支持盲孔、埋孔或异形焊盘的属性转换。 转换后产生的焊盘属性默认继承自原过孔的物理尺寸，若需要调整铜环内径，需通过系统属性面板进行二次编辑。 出现转换后坐标、孔径异常时，需要进行基准测试。 暂无已知冲突，按标准流程操作即可。

运行环境: 原理图 | 支持版本: V2.2 / V3 | 快捷键: 无 1. 需求背景 JLCEDA 原理图编辑器在导入 PCB 反向网表后，无法自动将物理连接关系可视化为电气导线。本功能通过比对 PCB 底层连通性与原理图引脚状态，自动补全缺失的网络连线，为悬空引脚快速创建对应的导线。 2. 核心逻辑 解析原理图与 PCB 的源码数据，对比引脚网络连接状态。 遍历所有缺失物理连接的引脚，计算原理图画布中的最优导线路径。 调用底层 API 自动生成导线实体，并生成带网络标签的文字属性。 封包处理后的网表数据，强制执行系统更新。 3. 操作说明 同时开启 PCB 与对应的原理图文档。 运行本功能，自动扫描引脚网络拓扑。 执行处理，程序自动在原理图中绘制缺失导线并配置网络属性。 4. 演示视频 8746232526067580928 5. 注意事项 & 已知问题 本功能必须在原理图界面运行，且仅在 PCB 与原理图数据双向联动正常时生效。 不支持在“左右分屏”的窗口布局下运行，多窗口并发访问会导致底层数据获取接口阻塞。 处理大规模电路（元件数超过500个）时，导线生成过程会导致界面渲染出现短暂延迟。 若原理图布局极其紧凑，程序生成的短导线可能与现有符号发生重叠，需手动调整布局。

运行环境: 原理图 | 支持版本: V2.2 / V3 | 快捷键: 无 1. 需求背景 JLCEDA 原生系统未提供从 PCB 到原理图的逆向工程能力。在缺乏原始原理图的工程中，手动根据 PCB 布局还原电路连接极为繁琐。本功能通过提取 PCB 底层图元数据与包围盒坐标，在原理图中自动重建器件符号，填补了逆向工程功能的空白，让重建原理图像 Layout 一样简单。 2. 核心逻辑 读取 PCB 工程文档底层源码，解析器件的坐标分布及物理网络拓扑关系。 基于器件在 PCB 中的物理位置（包围盒坐标）进行空间聚类，确定原理图符号的布局阵列。 将解析出的物理器件数据映射至原理图符号库，自动编译底层源码生成器件符号节点。 依据器件引脚在 PCB 中的连通性，自动执行符号引脚的连接关系重构。 3. 操作说明 打开PCB关联的原理图文档。 运行本功能，点击“获取数据”读取关联 PCB 的布局信息。 点击“构建源码”执行符号重构计算。 点击“写入文档”，等待器件符号在原理图画布中自动生成并排列。 4. 演示视频 8746232296798670848 5. 注意事项 & 已知问题 该功能仅支持在原理图界面执行。 必须确保当前打开的原理图工程已正确绑定目标 PCB 文档，否则无法获取 PCB 器件数据。 复杂的多部件器件或非标封装在转换后，可能出现引脚标注重叠，需手动在原理图中进行调整。 大规模 PCB 工程（器件数量超过 500 个）在执行写入时可能导致短时间的原件渲染停滞，属于正常内存寻址过程。 暂无已知冲突，按标准流程操作即可。

运行环境: PCB, 原理图 | 支持版本: V2.2 / V3 | 快捷键: 无 1. 需求背景 在接手第三方工程或进行跨软件协作时，图元的底层属性常缺失名称、值、制造商、供应商等关键 BOM 参数。JLCEDA 缺乏从外部表格提取数据并批量回填至图纸内部的机制。本功能通过解析外部文本数据，基于器件位号进行反向匹配，实现标准 BOM 属性的批量写回与覆写。 2. 核心逻辑 调用底层环境接口提取当前 PCB 或原理图的网表 JSON 数据，构建基于位号的器件映射字典。 读取系统剪贴板，识别并解析制表符（TSV）分隔的外部表格文本。 根据位号对图纸内的同规格器件进行聚类显示，比对名称、制造商编号、制造商名称、供应商编号及供应商名称的差异。 识别特定编码规则（如检测到供应商编号以“C”开头且外部未指定供应商时，在底层自动补全为“LCSC”）。 覆写底层网表对象节点中的对应属性，调用原生接口执行系统重载。 3. 操作说明 在外部制表软件（如 Excel）中准备数据，列顺序严格保持为：位号、名称、制造商编号、制造商名称、供应商编号、供应商名称。 选中并复制所需的数据块区域。 运行本功能面板，点击顶部的“粘贴”按钮读取剪贴板内容。 在生成的对照表格中，核实存在差异并被自动勾选的图元属性。 点击“导入”按钮，等待网表数据写入并自动刷新状态。 4. 演示视频 8746231656224137216 5. 注意事项 & 已知问题 数据列映射为硬编码顺序。复制的外部表格必须补齐 6 列，若某些参数不需要修改，对应的单元格必须留空，否则会导致数据串列。 识别格式限制：外部数据列与列之间仅支持制表符（Tab）分隔；同一单元格内的多个位号（如 C1,C2）仅支持逗号（,）或顿号（、）分隔。 标识符冲突：若当前图纸中存在空的“唯一 ID”或重复的“唯一 ID”，极易引发底层网表解析异常。执行本功能前需确保图纸内位号唯一并已重置唯一 ID。 权限拦截：受限于浏览器安全策略，若未授予剪贴板读取权限，粘贴操作将被系统拒绝。 覆写覆盖：匹配与覆写过程强依赖于位号。工程中若存在重复位号，该位号对应的所有独立物理器件参数将被强制覆写为统一数据。

运行环境: PCB, 原理图 | 支持版本: V2.2 / V3 | 快捷键: 无 1. 需求背景 原生系统缺乏针对工程开发耗时的本地化客观记录机制。在进行项目管理、进度评估或外包工时结算时，缺乏可靠的数据参考。本功能通过在底层注入静默监听脚本，填补了软件对用户操作时长进行追踪与客观记录的缺陷。 2. 核心逻辑 插件初始化后，在全局后台启动轮询定时器。 后台静默提取当前活动窗口状态。 定期触发本地持久化操作，将累加的缓存时间数据写入系统的存储区，并应用并发锁防止数据覆盖。 面板激活时，读取本地存储的按日分片的 JSON 数据，调用 ECharts 引擎渲染可视化统计图表。 3. 操作说明 插件随 JLCEDA 启动后自动在后台静默记录数据，无需人工干预。 打开菜单栏的“狼黑工具 -> 工作时间统计”。 在弹出的界面中，通过顶部标签页切换查看不同的统计视图。 4. 演示视频 8746227161384046592 5. 注意事项 & 已知问题 数据存储依赖本地缓存接口。若主动清理浏览器缓存、重置系统或卸载客户端，历史工时数据将被永久抹除且无法恢复。 记录脚本会在软件运行期间持续驻留后台执行轮询任务。

运行环境: PCB | 支持版本: V2.2 / V3 | 快捷键: 无 1. 需求背景 原生系统缺少直接基于文本生成条码的底层模块，常规流程需要依赖外部软件生成位图后再导入，操作繁琐且在缩放时极易产生像素模糊或失真。本功能内置条码生成引擎，在 PCB 设计环境中实现文本数据到图形矩阵的本地化直接推算。 2. 核心逻辑 提取用户输入的文本信息，通过集成的 bwip-js 算法引擎，按照选定的编码协议（QR Code、Data Matrix、Code 128 等）计算数据矩阵。 将计算出的矩阵数据渲染至前端 Canvas 节点并提取为 Base64 格式的图像数据流。 图像输出模式下：读取取色器设定的十六进制颜色变量，直接调用接口生成图像图元数据。 矢量输出模式下：将 Base64 数据提交给底层几何转换引擎，将深色像素块离散映射为 PCB 画布原生的多边形实体集合。 通过定时器轮询获取鼠标实时坐标，实现图元的动态跟随与原点坐标对齐。 3. 操作说明 打开面板，在属性区的“码类型”下拉菜单中选择目标编码协议。 在“数据内容”文本框内录入需要编码的字符数据。 设定所需的物理尺寸（mm 或 mil）、显示类型（图片或矢量）以及放置图层。 确认参数无误后，单击左侧预览区的条码图像。 将鼠标移动至 PCB 画布，在目标坐标单击左键完成数据写入。 4. 演示视频 8746225663724863488 5. 注意事项 & 已知问题 矢量模式将图像解析为大量的离散实体多边形，当写入长文本或开启高容错级别时，数据量激增将直接导致客户端渲染卡顿。 图片模式下的取色器绑定了防抖函数，拖动颜色条后需等待 200ms 才会触发底层矩阵重新渲染。 数据内容输入框严禁为空，空字符将导致底层引擎抛出格式错误并强制阻断坐标跟随流程。 若脱离原生客户端环境在纯网页端运行此工具，仅能使用“保存图片”下载位图，无法执行画布放置操作。

运行环境: PCB | 支持版本: V2.2 / V3 | 快捷键: Ctrl+Shift+C 1. 需求背景 JLCEDA 原生系统对导入图片的像素与物理尺寸存在限制，且缺乏基于图像原生 DPI 自动换算物理尺寸的机制。多图导入时存在大量重复操作。本功能通过重写图像数据读取与生成逻辑，提供底层切片机制和 DPI 换算，绕过原生模块对大分辨率图像的限制，实现按 1:1 物理尺寸的单次或批量图像数据注入。 2. 核心逻辑 读取本地图片文件（单选或多选）并提取原始像素数据与宽高比。 根据用户指定的 DPI 或物理尺寸（mm / mil），计算图像在 PCB 坐标系下的相对映射关系。 勾选切片状态下，将大尺寸原图按 1800x1800 像素网格进行分割，并转换为基于 JPEG 编码的 Base64 数据。 依据特定文件名后缀（如包含 T、B、L 前缀），计算并构建双列阵列坐标的布局关系。 通过调用底层 API，在指定的丝印层或文档层批量生成无电气属性的图片图元。 3. 操作说明 通过快捷键 Ctrl+Shift+C 运行工具。 点击面板上的“选择/更换图像”，载入一张或多张本地图片。 在左侧面板设置所需的物理宽度/高度，或在右侧选择对应的 DPI 预设值进行自动等比例换算。 选择目标图层（顶层丝印、底层丝印或文档层）。根据图像体积决定是否勾选“启用切片导入”。 点击“放置到画布上”，此时图像预览框将跟随鼠标位置。 在目标坐标处点击左键，等待程序写入并生成所有图元数据。 使用切片导入完成后，需要手动设置“组合”参数 4. 演示视频 8746225396833591296 5. 注意事项 & 已知问题 仅支持读取 .png、.jpg、.jpeg 格式。 图片数据将以 Base64 形式完全存储于工程文件中，导入高分辨率图片会成倍占用显卡显存，低配设备可能出现白屏或无法打开。 当图像分辨率过大或单边像素值超过 16384px 时，必须启用“切片导入”选项，否则原生渲染引擎将无法显示图像。 切片导入完成后，图像在底层的结构为多块独立的方形图元。如果后续需要调整位置，必须手动框选所有切片部分并执行“组合”操作。 鼠标点击确定的坐标仅代表第一张图（或第一块切片）的原点位置，使用批量导入时，其余图像将依据该原点向右、向下自动铺设，请确保点击处右下方有足够的空白区域。

运行环境: PCB | 支持版本: V2.2 / V3 | 快捷键: 无 1. 需求背景 原生系统不支持通过铜皮的物理空间连接反向推导电气网络。在无原理图的纯 PCB 逆向设计或图纸导入场景中，手动分配网络节点步骤繁杂。本功能通过介入底层数据并应用纯几何分析填补此空白，实现物理网络的自动重构。 2. 核心逻辑 读取文档底层源码与网表，提取所有具电气属性的图元（焊盘、过孔、导线、多边形、敷铜等）及其坐标参数。 构建空间网格进行数据预处理，随后运用线段相交、多边形包含、内切圆检测等纯几何算法执行边界碰撞检测。 利用并查集算法归类发生物理接触的图元实体，生成独立的连通分量树，并继承或分配系统识别的网络名称。 根据指定的更新模式（网表、源码或 API），对提取出的差异数据进行结构定位与文本覆写，最终触发系统重载应用。 3. 操作说明 打开工程副本的 PCB 文档。 运行本功能面板，在顶部下拉菜单中选择数据写入模式（推荐设定为“网表”模式）。 点击“计算拓扑”，等待程序完成空间碰撞分析与列表渲染。 核对列表中的新旧网络差异，点击“写入”并等待进度条完成。 4. 演示视频 8746229380621279232 5. 注意事项 & 已知问题 性能与内存占用风险：空间几何碰撞算法对 CPU 算力消耗极大。若图纸内包含海量异形多边形或超大面积碎铜，计算耗时极易超过 20 秒，低配设备可能出现页面假死。 计算容错率极限：此功能仅依靠坐标系进行物理推演。在存在极端设计（如间距仅为 0.001mm）的情况下，防抖机制可能引发临界误判。若遇到推导死锁，必须改用“导入 AD 网表”功能进行外部接管。 原生 API 缺陷：因原生环境接口存在已知底层 Bug，“API 模式”暂无法成功修改焊盘的网络属性（对应代码已屏蔽该调用），非必要请勿使用该模式。 后置操作与撤销失效：在执行“源码”或“API”写入模式时，程序通过绕过图形界面的强制注入更改数据，将导致系统的“撤销（Ctrl+Z）”栈失效。操作前需绝对确保工程已另存备份。 重新打开网络丢失：已知在个别 EDA 版本中，生成网络后，当时是正常的，重新打开文件会有大量导线、过孔、填充区域的网络名称丢失，目前推测是 EDA 底层的 bug。

运行环境: PCB | 支持版本: V2.2 / V3 | 快捷键: 无 1. 需求背景 原生设计规则检查（DRC）工具无法自动识别并定位 PCB 内部重复分配的器件位号。位号冲突会导致后续功能使用出错。本功能通过归类算法，填补了该项检查功能的缺失。 2. 核心逻辑 获取 PCB 全局器件列表，提取所有已分配的位号数据。 统一将位号转换为大写格式进行归类，利用映射表统计每个位号对应的图元数量与原始 ID。 过滤并筛选出关联图元数量大于 1 的位号条目，标记为冲突对象。 生成交互式日志面板，建立位号与底层图元ID的跳转链接。 3. 操作说明 运行“位号查重”功能。 程序自动扫描 PCB 并弹出日志面板。 点击日志中显示的冲突位号列表条目，系统自动跳转视图并高亮对应的冲突器件。 手动修改冲突位号，完成排查。 4. 演示视频 8746229136078876672 5. 注意事项 & 已知问题 本功能仅执行扫描与定位，不具备自动重命名或自动修正功能。 暂无已知冲突，按标准流程操作即可。

运行环境: PCB | 支持版本: V2.2 / V3 | 快捷键: 无 1. 需求背景 在 EDA 中处理大量无明确工程意义的网络名（如系统自动生成的 NET_XXX）时，仅支持逐一手动重命名操作，效率极低。本功能通过开放底层网表数据结构，支持对接外部表格软件的处理结果，实现对网络名称的批量映射与快速替换。 2. 核心逻辑 调用底层接口提取并缓存当前 PCB 的网表 JSON 数据，自动兼容解析 V2 与 V3 版本的网表底层结构。 提供引脚查询通道，通过匹配器件位号，实时遍历并输出目标器件的引脚号与对应网络分配状态。 接收并解析包含制表符（Tab）的外部文本，构建旧网络与新网络的键值对映射字典。 遍历网表数据结构中的引脚网络字典，检索包含旧网络名的节点并将其覆写为新网络名。 将处理完毕的网表对象重新封包转换为 JSON 字符串，调用系统接口强制写入并重载。 3. 操作说明 在外部制表软件（如 Excel）中建立两列数据：左侧列为旧网络名，右侧列为新网络名。 选中并复制所需的数据单元格区域。 运行本工具，将剪贴板内容直接粘贴至顶部的“替换规则”文本域中。 （可选）在“查询引脚”输入框中键入位号（如 U1），核实目标器件当前的网络连接状态。 点击面板右上角的“执行替换”按钮，等待文本域输出替换日志与结果。 4. 演示视频 8746230721469640704 5. 注意事项 & 已知问题 数据分隔符强限制：外部文本必须严格以制表符（Tab）作为新旧网络名称的分割标识。必须从制表软件直接复制，手动输入空格将导致解析引擎无法分割数据流并报错。 数据对齐要求：每一行解析出的文本必须至少包含两列有效字符，单列或空行将被系统自动过滤丢弃。 查询匹配逻辑：引脚查询功能在底层执行时会强制将输入的字符转换为大写，无需手动切换输入法大小写状态。 盲写覆盖风险：本功能执行无差别全图遍历替换。若提取的旧网络名在图纸其他预期外的位置也有分布，将被一并修改，执行前需确保映射规则的唯一关联性。

运行环境: PCB | 支持版本: V2.2 / V3 | 快捷键: Ctrl+Shift+X 1. 需求背景 在 JLCEDA 中，电气导线 与 普通几何线条 属于底层属性完全不同的图元。根据俩种图元的不同特性可以绘制出复杂图形进行转换，还有就是在接手项目时可能会遇到用几何线条当导线画的板子。 2. 核心逻辑 读取所选图元的几何坐标数据与线宽属性。 动态检索本地存储的 API 校准参数，应用坐标系与线宽的缩放倍率，确保转换后的图元位置与原始坐标完全重合。 调用对应的底层 API 生成新属性的图元实体，并将原图元删除。 若涉及弧线转换，通过三角函数计算并将弧度数据重构为折线段数据或反向逆推圆弧参数。 3. 操作说明 在 PCB 画布中选中一个或多个目标几何线条或电气导线。 运行本功能（可通过快捷键或菜单路径）。 程序自动识别对象当前类型，原地完成属性互转，图元外观保持不变，电气连接属性发生改变。 4. 演示视频 8746228338670112768 5. 注意事项 & 已知问题 属性不可恢复性：转换操作会销毁原图元并创建新图元，该过程无法通过系统撤销功能（Ctrl+Z）恢复。 图元限制：仅支持处理标准的直线（Line）、圆弧（Arc）以及折线（Polyline）对象，复杂的异形多边形（Polygon）或填充区域（Region）不在本次转换支持范围。 线宽精度误差：转换过程中，若原图元线宽涉及极小数值的四舍五入，转换后可能产生 0.001mm 级的线宽偏差，对阻抗控制有严格要求的 RF 路径请在转换后重新核对规则。 出现转换后坐标、线宽异常时，需要进行基准测试。 暂无已知冲突，按标准流程操作即可。

运行环境: PCB, 原理图 | 支持版本: V2.2 / V3 | 快捷键: 无 1. 需求背景 在复用同封装图元时，原生软件会强制继承原器件的供应商编号、厂商等底层属性。这会导致后续导出的 BOM 表存在错误数据，严重干扰采购与生产流程。本功能通过介入底层网表数据，绕过逐一手动删除的低效操作，实现无关属性参数的批量剔除。 2. 核心逻辑 调用底层接口读取当前文档（PCB 或原理图）的网表 JSON 结构。 过滤硬编码的系统级保护属性白名单，将剩余字典键值按预设规则划分为基础属性、关键属性与更多属性。 依据前端界面的勾选状态映射表，遍历指定的器件节点。 将目标属性节点的值强制覆写为空字符串，随后重新封包 JSON 数据并调用原生接口注入重载。 3. 操作说明 在当前文档中运行本功能面板，点击顶部的“刷新数据”按钮提取网表。 在生成的表格中，通过首列复选框勾选需要处理的器件行。 勾选对应行右侧的属性分类（基础属性、关键属性、更多属性）以标记需要清空的目标范围。可直接点击分类表头进行列级全选。 点击“执行清空”，等待系统将覆写后的数据写入底层。 4. 演示视频 8746231197170417664 5. 注意事项 & 已知问题 系统白名单强制保护：为避免破坏图元的基本运行逻辑，诸如 Device、Footprint、Add into BOM、Unique ID 等系统强关联属性已被硬编码拦截，无法通过本工具清除。 伪删除机制：底层代码的清除逻辑是将目标属性的值覆写为空字符串，而非直接删除 JSON 节点键名。 默认干预规则：执行数据刷新后，程序会自动检索属性，若判断某器件的“供应商”字段已为空，则会自动勾选该器件及其“更多属性”列。

运行环境: PCB | 支持版本: V2.2 / V3 | 快捷键: 无 1. 需求背景 EDA 在遭遇未知异常时存在 3D 模型数据丢失的风险，且缺乏针对模型空间姿态的批量处理工具。本功能通过直接提取与注入底层网表中的位姿参数矩阵，实现丢失模型的灾难性数据恢复，并提供脱离图形界面的模型三维参数批量调校能力。 2. 核心逻辑 调用底层环境接口提取当前 PCB 网表，或通过文件系统读取用户导入的本地历史网表数据。 解析数据体，提取器件位号、3D 模型 UUID、模型名称及由缩放、旋转、偏移组成的变换参数。 基于用户在表格中的输入，结合 mm/mil 单位换算规则，动态计算并重新拼接合法的底层 Transform 字符串格式。 基于位号建立映射字典，并发调用原生组件修改 API，将模型参数强制覆写至图纸物理对象属性中，并对返回结果执行一致性校验。 3. 操作说明 检查并确保当前图纸无重复的器件位号。 运行功能面板，点击“获取当前数据”加载当前画布器件，或点击“读取网表”载入早期备份的网表文件。 根据需要点击“单位切换”，并在表格对应的输入框内修改 X/Y/Z 轴的大小、旋转或偏移数值。 点击“执行更新”，等待进度条跑完并核对状态栏提示。 4. 演示视频 8746232994065453056 5. 注意事项 & 已知问题 位号唯一性强制要求：数据覆写高度依赖位号作为主键映射。如果图纸中存在重复位号，底层标识符（Primitive ID）获取将发生覆盖冲突，导致参数写入目标错误或失效。 空数据防呆机制：若解析到某器件的原始 3D 模型 UUID 为空，系统将主动拦截并标记为“跳过”，拒绝执行无意义的修改。 写入一致性校验：工具会在执行写入后自动对比系统 API 返回的底层对象值，若实际写入值与目标构建值不一致，对应的状态列将抛出“校验失败”警告。 旋转单位独立：面板界面的“单位切换”仅对大小（缩放）和偏移量生效，旋转轴参数永远以度（°）为单位处理。 无法获取大小Z参数：通过网表获取的大小参数，Z值始终为0

运行环境: PCB | 支持版本: 仅限 V2.2.x | 快捷键: 无 1. 需求背景 在遭遇无现成封装的非标器件时，需要分别创建符号、封装并执行绑定操作，流程割裂。本功能支持直接在 PCB 画布利用离散图元拼接外形，生成封装并自动生成简易原理图符号，实现所见即所得的快速建库。 2. 核心逻辑 源码提取与原点重算：解析当前 PCB 文档源码，过滤并提取选中的离散图元。基于焊盘分布或图形包围盒自动计算几何中心，并将其设定为新封装的相对坐标原点。 矩阵偏移与源码重组：对选中图元的绝对坐标进行矩阵偏移运算，转换为基于新原点的相对坐标，并重组为标准封装底层数据格式。 符号 BBOX 与引脚阵列：提取焊盘编号，动态计算原理图符号所需的包围盒物理边界，按照左侧自上而下、右侧自下而上的逆时针规则生成引脚源码。 API 绑定与替换：调用 API 建立器件、符号与封装的关联映射。在画布原坐标点实例化新生成的标准器件，并删除原始离散图元。 3. 操作说明 在 PCB 画布中使用焊盘、折线或填充区域等基础图元绘制器件外框及管脚。 框选组成该器件的所有离散图元。 选择“创建封装”，输入封装名称及位号前缀（缺省状态将使用时间戳及 U?）。 在下拉菜单中指定目标库。 点击 创建封装 执行底层重构与替换。 4. 参考演示 8746228897798574080 5. 注意事项 & 已知问题 版本强制阻断：因 JLCEDA V3 版本的底层 API 存在源码写入缺陷，本功能内置了环境嗅探，强制阻断在 V3 客户端中的运行。 异形焊盘残留：受限于原生销毁 API（delete）的覆盖范围，执行完成后，部分基于多边形（POLYGON）构建的异形焊盘可能无法被脚本静默删除，需手动选中并按 Delete 键清除。 V2.2.43 兼容性抖动：在 2.2.43 版本中调用 API 放置新器件时，存在保存后丢失的底层 Bug。插件内部已通过“预创建-销毁-重置”逻辑进行规避处理。 首次使用可能会弹出“选中对象中含有元件，是否同时删除? ”勾选 “不再提醒” 后点击 “确认” 即可

运行环境: PCB | 支持版本: V2.2 / V3 | 快捷键: 无 1. 需求背景 原生系统提供的“器件标准化”功能在处理包含大量元器件的大型工程时，存在执行卡顿与处理缓慢的瓶颈。由于原生环境未开放直接替换器件的 API，本功能提供一套绕过底层修改方案，在保持器件原空间坐标与姿态不变的前提下，实现元件的批量替换。 2. 核心逻辑 遍历当前画布图元，依据位号提取属性，对同规格器件进行聚类显示。 读取系统剪贴板文本，解析待替换位号与新立创编号的映射关系。 分批调用系统接口与在线商城，拉取目标编号的最新属性参数（名称、封装、3D 模型详情）。 提取当前工程的底层源码文本，定位器件的属性节点，通过纯文本替换强制覆写旧器件的关联源码。 将修改后的代码重新注入并覆盖原文档，随后重构底层网表数据与 3D 模型的挂载关联。 3. 操作说明 【非常重要】备份当前工程文档。 检查当前 PCB 图纸，排查并修正所有重复的器件位号。 在外部表格软件（如 Excel）中准备两列数据，顺序依次为：位号、立创编号。 复制该数据区域，在插件面板点击“粘贴”按钮载入映射数据。 点击“获取”按钮，等待程序从服务器分批拉取目标器件参数。 根据设计需求，在表格内勾选“保留名称”、“保留封装”或“保留模型”选项。 点击“替换”按钮，等待底层源码修改与系统数据重载。 4. 演示视频 8746231977270640640 5. 注意事项 & 已知问题 高风险警告：本功能直接执行底层源码级别覆写，缺乏原生 API 的操作容错机制。执行前必须绝对确保已建立工程副本。 零容错位号限制：数据覆写强依赖器件位号作为唯一主键。若图纸中存在重复位号，将导致源码匹配错位，进而引发文件损坏或替换混乱。 强制手动干预：在 V2.2 版本中，无法自动获取器件参数，需要在流程中手动选中（-10000,-10000）处的所有元件，选中后会自动获取元件参数，随后自动删除，如有弹窗点击确定即可。 文本格式约束：从外部复制的数据必须以制表符（Tab）作为列分隔符。若单个单元格内包含多个位号，必须严格使用半角逗号（,）分隔。 浏览器安全策略：粘贴操作依赖剪贴板读取权限，若环境未授权或运行在非 HTTPS 环境下，数据读取将被系统拦截。

运行环境: PCB, 原理图 | 支持版本: V2.2 / V3 | 快捷键: 无 1. 需求背景 外部导入的工程中，电阻、电容、电感等基础元件常以缩写代码（如“01C”或“104”）作为参数显示。手动查表并将其替换为标准物理数值过程繁琐且易错。本功能通过集成规范算法字典填补此空白，实现缩写代码到标准直观参数的批量解析与映射。 2. 核心逻辑 调用原生接口读取当前文档的网表 JSON 数据，过滤并提取位号以 R、C、L 开头且非特殊型号的元件节点。 利用内置的 E96 阻值对照字典与正则表达式引擎，对提取的代码进行数值推演与单位换算（如将 P、N、U 映射至对应数量级）。 以“原代码 + 转换值 + 封装”为联合主键，对相同规格的元件进行排重聚类，渲染对照清单。 将算得的标准物理值强制覆写至底层对象的 Name 与 Value 属性节点中，重新封包网表执行系统注入。 3. 操作说明 检查并确保当前图纸已重置所有元件的唯一 ID。 运行本功能，等待程序读取网表并计算生成转换对照表。 在表格内勾选需要执行转换的元件行（存在明确转换结果的行默认会被勾选）。 点击面板右上角的“执行”按钮，等待系统重载刷新属性。 4. 演示视频 8746230942200299520 5. 注意事项 & 已知问题 对象过滤硬限制：程序通过正则表达式硬编码拦截，仅处理位号以 R、C、L 字母开头且紧接数字的元件。 致命错误拦截（唯一 ID 冲突）：覆写逻辑高度依赖唯一 ID。若扫描到图纸中存在“空 ID”或“重复 ID”，程序将强制进入挂起状态，禁用执行按钮。此时必须手动通过软件原生菜单执行“重置唯一 ID”。 不可逆覆写：执行转换后，底层的原始缩写代码数据将被物理数值直接覆盖。如后续流程需要溯源原始代码，需提前留存工程副本。 多实体联动修改：为避免列表冗长，界面将相同属性的元件折叠为一行。在界面上勾选并执行后，该行折叠的所有底层物理实例将被一并批量修改。

客户端进入调试模式，F12打开开发者选项在控制台粘贴window.location.href="https://client/editor?cll=debug"调试的log就能在控制台显示 #嘉立创EDA# #扩展API# #调试模式#