一、三极极管恒流电路 三极管的恒流电路，主要是利用Q2三极管的基级导通电压为0.6 ~ 0.7V这个特性；当Q2三极管导通，Q1三极管基级电压被拉低 而截止，负载R1不工作；负载R1流过的电流等于R6电阻的电流（忽略Q1与Q2三极管的基级电流），R6电阻的电流等于R6电 阻两端的0.6~0.7V电压除以R6电阻阻值（固定不变），因此流过R1负载的电流即为恒定不变，即使R1负载的电源端VCC电压 是可变的，也能达到恒流的电路效果。 二、、运放恒流电路 运放的恒流电路，主要是利用运放的“电压跟随特性”，即运放的两个输入引脚Pin3与Pin2电压相等电路特性。 当在电阻R4输入Vin稳定电源电压时，电阻R7两端的电压也为Vin不变，因此无论外界电路如何变化，流过R7电阻的电流是不变 的；同三极管恒流电路原理分析一样，R2负载的电流等于R7电阻的电流，所以即使R2负载的电源为可变电压电源，R2负载的 电流也是保持固定不变，达到恒流的效果。 除去运用三极管与运放设计的恒流电路，芯片哥介绍另外一种恒流电路设计方案，主要是利用稳压二极管的稳压特性。 三、、 稳压二极管恒流电路 稳压二极管的恒流电路中，三极管Q4的基级电压被限定在稳压二极管工作的稳定电压Uzd下，因此R10电阻的电压等于Uzd减去 三极管基级与发射级的导通压降0.7V，即U=Uzd-0.7保持恒定不变，所以流过R10电阻的电流在VCC电源即使可变的条件下也 是固定不变，也就是R8负载的电流保持不变，达到恒流的效果。 \n#电路设计与技巧#

过传导辐射参考资料 1.典型应用原理图 Vi=12-48V Vo=5V Io=0.6A 2.PCB 图 Vi=12-48V Vo=5V Io=0.6A 3. BOM 清单：Vi=12-48V Vo=5V Io=0.6A 4. EMI 测试数据 Vi=12V Vo=5V Io=50mA Vi=12V Vo=5V Io=100mA Vi=12V Vo=5V Io=0.5A Vi=48V Vo=5V Io=50mA Vi=48V Vo=5V Io=100mA Vi=48V Vo=5V Io=0.5A 5.EMC 测试数据 Vi=12V Vo=5V Io=50mA Vi=12V Vo=5V Io=100mA Vi=12V Vo=5V Io=0.5A Vi=48V Vo=5V Io=50mA Vi=48V Vo=5V Io=100mA Vi=48V Vo=5V Io=0.5A 6.过传导辐射注意事项。 1. 输入端要加差模电感，电感量不要低于 33uH。 2.续流二极管负极串磁珠，磁珠阻抗为 500R-1000R，最好是 1000R。 3.磁珠加电容吸收，续流二极管加 RC 吸收，R=10-20R，C=1-2.2nF。 4.输入差模电感和功率电感用屏蔽型电感。 5.在 Layout 时要注意控制大电流环路，环路越小越容易过传导辐射。 6.输出端加共模电感。电感量不要低于 33uH。 \n#电路设计与技巧#

认证的核对指标，大体基于频谱参数 首先来看下面的原理示意图。 在表示开关信号的脉冲波形中，包括 tw（脉冲宽度）和 ts（上升/下降时间）。 中间的图是基于傅里叶变换的理论上的脉冲波形频谱。这是“振幅随着频率的升高而衰减，衰减斜率随着 tw 和 ts 而变化”的常见频谱。 右图表示脉冲的 ts 延迟后的频谱变化。斜率变为-40dB/dec 时的 1/πts 频率降低 是理所当然的，最终结果是其后的振幅减少。简而言之就是“当 ts 延迟时频谱的振幅 衰减”。 接下来将使用实际的频谱分析仪数据来看频率等其他参数变化时的频谱变化。这里的关键点是“对于信号波形的变化，频谱将以怎样的趋势变化”。这是用来通过实际的开关电源电路的开关相关的频谱来分析并解决 EMC问题所必须的知识。 * 波形变化与频谱变化 前面给出的图是用来比较的默认条件下的数据。下面波形图中的条件是：振幅 10V，频率 400kHz，Duty（占空比）50%，tr/tf（上升时间/下降时间）10ns。 中间的图表示 n 次谐波和振幅（V）的关系。1 倍的频率＝基波，也就是说 400kHz的分量最大，以奇数倍的频率形成频谱。 谐波仅为奇数次是 Duty 为 50%＝1：1 的频谱特征。各分量的大小为基波分量的 1/次数，例如 3 次谐波分量为 1/3，n次谐波分量为1/n。 右图是振幅为 dBµV 的对数曲线图。顺便提一下，dBμV 是基于以 1µV 电压为基准的电压比的 dB 值。 ①将频率变更为 2MHz 时的频谱。从频率－振幅（dBµV）关系图可以明确看出，当频率增加时振幅整体增加。 ②tr 和 tf 同时延迟为 100ns 时的频谱。结果如原理示意图所示，进入-40dB/dec衰减时的频率降低，频谱的振幅衰减。 ③将 Duty50%变为 20%时的频谱。由于 Duty 不是 1:1，因此会产生偶次谐波，但峰值基本上没变化。随着脉冲宽度 tw变窄，基波频谱的振幅衰减。 ④仅 tr（上升时间）延迟时的频普。tr 相关的分量因 tr 延迟而从更低的频率开始衰减。 下面汇总了每种情况的结果。总而言之，当频率较低且上升/下降较慢时，频谱会衰减。从 EMC 的角度来看，也就是频谱的振幅较低时更有利。 二，认证过程中，输入端线材的长度会形成闭合环路，产生噪声，分为差模（常模）噪声与共模噪声 传导噪声可分为两种。一种是“差模噪声”，也称为“常模噪声”。这两种称呼有时可根据条件区分使用，不过在本文中作为相同的名词处理。另一种是“共模噪声”。 来看下图。本文是围绕电源展开介绍的，因此图例是将带有电路的印刷电路板（PCB）装在壳体中，并由外部给电的示例图。 差模噪声产生在电源线之间，是噪声源对于电源线串联进入，噪声电流与电源电流方向相同。由于往返方向相反而被称为“差模（Differential mode）”。 共模噪声是经杂散电容等泄漏的噪声电流经由大地返回电源线线的噪声。因电源的（＋）端和（－）端流过的噪声电流方向相同而被称为“共模（Common mode）”。在电源线间不产生噪声电压。 如前所述，这些噪声即为传导噪声。不过，由于电源线中流动着噪声电流，因此会发出噪声。 由差模噪声引起的辐射的电场强度 Ed 可通过左下方的公式来表示。Id 为差模中的噪声电流，r 为到观测点的距离，f 为噪声频率。差模噪声会产生噪声电流环，因此环路面积 S 是非常重要的因素。如图和公式所示，假设其他因素固定，环路面积越大则电场强度越高。 由共模噪声引起的辐射的电场强度 Ec 可通过右下方的公式来表示。如图和公式所示，线缆长度 L 是非常重要的因素。 为了更好地认识每种噪声引发的辐射特点，接下来代入实际数值来计算一下电场强度＊1。条件完全相同。电场强度的观测点用蓝色圆点来表示。*1：公式来源－EMC工学详解 实用降噪技法 这个计算结果中非常重要的一点是：噪声电流值相同的情况下，共模噪声辐射要大得多（在本例中约大 100 倍）。不管怎样，这些传导噪声和辐射噪声即 EMI 如果超出了容许范围，就需要采取降噪对策。特别需要记住的是，在考虑辐射噪声对策时，针对共 模噪声的对策是非常重要的。 关于具体对策，后续会逐步介绍，其中最原则性的噪声对策是差模噪声要减少环路面积 S（比如线缆采用绞合线），共模噪声要极力缩短线缆长度。不过一定会遇到受配置和材料等限制的情况，此时需要探讨增加滤波器的方法。 三，开关电源产生的噪声 首先，使用同步整流型降压 DC/DC 转换器的等效电路来了解一下开关电流的路径。 SW1 为高边开关，SW2 为低边开关。SW1 导通（SW2为OFF）时，电流路径是从输入电容器到 SW1、再经由电感 L 到输出电容器。SW2 导通（SW1 为 OFF）时，电流路径是从SW2 经由 L 再到输出电容器。下图表示这些电流路径的差分，每当开关ON/OFF时，红色线路的电流都会急剧变化。该环路的电流变化非常剧烈，所以会因 PCB 板布线电感而在环路内会产生高频振铃。 红色部分标出的是上图所表示的电流在急剧变化的环路中的寄生分量。布线中存在布线电感，通常每 1mm 有 1nH 左右的电感。另外，电容器中存在等效串联电感 ESL，MOSFET的各引脚间存在寄生电容。因此，如红框内的图例所示，开关节点将产生 100MHz～300MHz的振铃。所产生的电流及电压，可通过两个公式求得。 此振铃会作为高频开关噪声带来各种影响。虽然有采取相应的措施，但由于无法从电源 IC 处去除安装电路板的寄生分量，因此只能通过 PCB 板布局设计及采用去藕电容来解决。关于 PCB 板布局，在 DC/DC 转换器的“PCB板布局”部分有详细介绍，请参考。 * 噪声对策步骤 如前所述，盲目的对策只会增加损失。在确定对策之前，需要遵循以下几个步骤： 步骤 1：把握开关波形的频率成分 需要确认开关频率、上升/下降、过冲/下冲、振铃等与基波同时产生的不同现象的频率成分。这有助于根据希望解决的目标噪声的频率来确定不同的对策方法和相应部件，如果选择不当，效果则可能不理想。 步骤 2：把握噪声产生源与传导路径确认所产生的开关噪声是从哪一路径传导到一次侧或二次侧的。噪声对策需要在噪声的传导路径实施。而且，必须对所有的传导路径采取对策。哪怕忽略了一处传导路径，对策也是不完全的。 步骤 3：强化 GND 噪声对策的最后一步是增加降噪部件，但在此之前应该先探讨加强 PCB（印刷电路板）的 GND。优异的 GND 设计不仅可降低噪声，还是提升性能和稳定性的重要环节。通过强化 GND，可降低环路的阻抗。另外，还可有效提升滤波器的效果。 步骤 4：增加滤波器等降噪部件 最后是根据噪声的种类和性质，探讨相应的噪声对策部件并在电路中添加相应部件，比如通过滤波器来滤除、通过旁路电容来旁路滤除、通过芯片磁珠等的电阻成分来吸收噪声等。滤波器、旁路电容的效果等如步骤 3 所述，会受GND好坏的影响，所以请务必先强化 GND。 差模滤波器采用电容器、电感、铁氧体磁珠和电阻等。图例中是使用了 LC 的π型滤波器。各部件对噪声具有如下作用： 电容器：将噪声电流旁路到 GND。 电感：反射噪声电流。 铁氧体磁珠：将噪声电流的低频信号通过电感成分反射、高频信号通过电阻成分转换为热。 电阻：将噪声电流转换为热。 共模滤波器对于共模噪声的对策是使用共模滤波器（共模扼流圈）。共模滤波器大致可以分电源线路用和信号线路用两种。在开关电源的输入端一般使用电源线路用的共模滤波器，通过提高共模电流路径的阻抗来切断路径。 ****使用电容器降低噪声 使用电容器降低噪声的示意图，下面是通过添加电容器来降低 DC/DC 转换器输出电压噪声的示例。 左侧的波形是输出端 LC 滤波器的电容为 22µF 时，在约 200MHz 的频率范围存在180mVp-p 左右的噪声（振铃、反射）。右侧波形是为了降低这种噪声而添加了 2200pF电容后的结果。从波形图可以看出，添加 2200pF 的电容使噪声降低了100mV左右。 这里应该思考的是“为什么是 2200pF”。下图为所添加电容器的阻抗频率特性。 之所以选择 2200pF 的电容，是因为阻抗在 160MHz附近最低，利用这种阻抗特性，可降低噪声幅度约 2MHz。 这是通过添加电容器来降低目标噪声频率的阻抗，从而降低噪声幅度的手法。 像这样通过添加电容器来降低噪声时，需要把握噪声（振铃、反射）的频率，并选择具有相应阻抗的频率特性的电容器。 要点 1.通过降低目标噪声频率的阻抗来降低噪声幅度。 2.降噪用电容器的选型需要根据阻抗的频率特性进行（而非容值）。 ***LC滤波器降低噪声 探讨利用电容器来降低噪声时，充分了解电容器的特性是非常重要的。下图为电容器的阻抗和频率之间的关系示意图，是电容器最基础的特性之一。 电容器中不仅存在电容量 C，还存在电阻分量 ESR（等效串联电阻）、电感分量 ESL（等效串联电感）、与电容并联存在的 EPR（等效并联电阻）。EPR 与电极间的绝缘电阻 IR 或电极间有漏电流的具有相同的意义。可能一般多使用“IR”。 C 和 ESL 形成串联谐振电路，电容器的阻抗原则上呈上图所示的 V 字型频率特性。 到谐振频率之前呈容性特性，阻抗下降。谐振频率的阻抗取决于 ESR。过了谐振频率之 后，阻抗特性变为感性，阻抗随着频率升高而升高。感性阻抗特性取决于ESL。 谐振频率可通过以下公式计算： 从该公式可以看出，容值越小、ESL 越低的电容器，谐振频率越高。如果将其应用于噪声消除，则容值越小、ESL 越低的电容器，频率越高，阻抗越低，因此可以很好地消除高频噪声。 虽然这里说明的顺序有些前后颠倒，不过使用电容器降低噪声的方法，是利用了电容器“交流通过时频率越高越容易通过”这个基本特性，将不需要的噪声（交流分量）经由信号、电源线旁路到 GND 等。 下图为不同容值的电容器的阻抗频率特性。在容性区域，容值越大，阻抗越低。另外，容值越小，谐振频率越高，在感性区域阻抗越低。 下面总结一下电容器阻抗的频率特性： 1. 容值和 ESL 越小，谐振频率越高，高频区域的阻抗越低。 2. 容值越大，容性区域的阻抗越低。 3. ESR 越小，谐振频率的阻抗越低。 4. ESL 越小，感性区域的阻抗越低。 ****去耦电容降低噪声 去耦电容有效使用方法的要点大致可以分为以下两种。另外，还有其他几点需要注意。本文就以下三点中的“要点 1”进行介绍。 要点 1：使用多个去耦电容 要点 2：降低电容的 ESL（等效串联电感） 其他注意事项 使用多个去耦电容 去耦电容的有效使用方法之一是用多个（而非 1 个）电容进行去耦。使用多个电容时，使用相同容值的电容时和交织使用不同容值的电容时，效果是不同的。 1.使用多个容值相同的电容时 下图是使用 1 个 22µF 的电容时（蓝色）、增加 1 个变为2个时（红色）、再增加 1个变为 3 个（紫色）时的频率特性。 如图所示，当增加容值相同的电容后，阻抗在整个频率范围均向低的方向转变，也就是说阻抗越来越低。 这一点可通过思考并联连接容值相同的电容时，到谐振点的容性特性、取决于 ESR（等效串联电阻）的谐振点阻抗、谐振点以后的 ESL（等效串联电感）影响的感性特性来理解。 并联的电容容值是相加的，所以3 个电容为 66µF，容性区域的阻抗下降。 由此可知，通过使用多个相同容值的电容，可在整个频率范围降低阻抗，因此可进一步降低噪声。 2.使用多个容值不同的电容时 这些曲线是在 22µF 的电容基础上并联增加0.1µF、以及 0.01µF 的电容后的频率特性 通过增加容值更小的电容，可降低高频段的阻抗。相对于一个 22µF 电容的频率特性来说，0.1µF 和 0.01µF 的特性是合成后的特性（红色虚线）。 这里必须注意的是，有些频率点产生反谐振，阻抗反而增高，EMI 恶化。反谐振发 生于容性特性和感性特性的交叉点。 所增加电容的电容量，一般需要根据目标降噪频率进行选型。 另外，在这里给出的频率特性波形图是理想的波形图，并未考虑 PCB 板的布局布线 等引起的寄生分量。在实际的噪声方法中，需要考虑寄生分量的影响。 要点： 1.去耦电容的有效使用方法有两个要点：①使用多个电容，②降低电容的ESL。 2.使用多个电容时，容值相同时和不同时的效果不同。 *****调整电感降低噪声 首先，电感（线圈）具有以下基本特性，称之为“电感的感性电抗” ①直流基本上直接流过。   ②对于交流，起到类似电阻的作用。   ③频率越高越难通过。 下面是表示电感的频率和阻抗特性的示意图。 在理想电感器中，阻抗随着频率的提高而呈线性增加，但在实际的电感器中，如等效电路所示，并联存在寄生电容 EPC，因而会产生自谐振现象。 所以，到谐振频率之前呈现电感本来的感性特性（阻抗随着频率升高而增加），但谐振频率之后寄生电容的影响占主导地位，呈现出容性特性（阻抗随着频率升高而减小）。也就是说，在比谐振频率高的频率范围，不发挥作为电感的作用。 电感的谐振频率可通过上述公式求得。除了主体是电容量还是电感量的区别外，该公式与电容的谐振频率公式基本相同。从公式中可以看出，电感值 L 变小时谐振频率会升高。 电感的寄生分量中，除了寄生电容 EPC 之外，还有电感绕组的电阻分量 ESR（等效 串联电阻）、与电容并联存在的 EPR（等效并联电阻）。电阻分量会限制谐振点的阻抗。 要点： 1.电感在谐振频率之前呈现感性特性（阻抗随频率升高而增加）。 2.电感在谐振频率之后呈现容性特性（阻抗随频率升高而减小）。 3.在比谐振频率高的频段，电感不发挥作为电感的作用。 4.电感值 L 变小时，电感的谐振频率会升高。 5.电感的谐振点阻抗受寄生电阻分量的限制。 使用电感和铁氧体磁珠降低噪声的方法 仅使用电容无法充分消除噪声时，可以考虑使用电感。降噪方法中使用的电感大致 有两种。 ①绕组型电感：构成滤波器， ②铁氧体磁珠：将噪声转换为热。 铁氧体磁珠与普通电感相比，具有电阻分量 R 较大、Q 值较低的特性。利用该特性可消除噪声。 ***SW端增加EMC吸收电路去降低噪声 RC 缓冲电路 为了降低开关节点产生的尖峰电压，可考虑增加 RC 缓冲电路。在下面的示例中，整流二极管关断（高边开关导通）时，RC 缓冲电路可将二极管的接合部、寄生电感、寄生电容、PCB 版图的电感中积蓄的电荷放电，并通过电阻转换为热，从而降低尖峰电压。 RC 的值一般以 R=2Ω、C=470pF左右为出发点，通过实际确认来找出最佳值。 需要注意的是，增加缓冲电路会导致开关转换变慢，效率下降，所以需要探讨噪声 水平和效率之间的平衡点。 另外，前提是电阻将噪声电压转换为热，所以需要注意电阻的容许损耗。电阻的损 耗可通过以下公式计算出来： 损耗＝C×VIN2×fSW 缓冲电路不仅可用于低边侧，在高边侧也经常使用。 要点： 1.RC 缓冲电路可通过电阻将寄生电容、寄生电感等产生的尖峰电压转换为热，从而 降低尖峰电压。 2.增加缓冲电路可能会导致效率降低，因此需要探讨噪声水平和效率之间的平衡点。 3.电阻是将噪声电压转换为热，因此需要注意电阻的容许损耗。 ****通过重新布局电路板，排查串扰进行降低噪声 这个不做解释，遵循LAYOUT准则即可， 有不了解，没吃透的欢迎联系本人 QQ 1173726120 \n#电路设计与技巧#

一、EMC 工程师必须具备的八大技能 EMC 工程师需要具备那些技能？从企业产品需要进行设计、整改认证的过程看，EMC 工程师 必须具备以下八大技能： 1、EMC 的基本测试项目以及测试过程掌握； 2、产品对应 EMC 的标准掌握； 3、产品的 EMC 整改定位思路掌握； 4、产品的各种认证流程掌握； 5、产品的硬件硬件知识，对电路（主控、接口）了解； 6、EMC 设计整改元器件（电容、磁珠、滤波器、电感、瞬态抑制器件等）使用掌握； 7、产品结构屏蔽设计技能掌握； 8、对 EMC 设计如何介入产品各个研发阶段流程掌握。 二、EMC 常用元件介绍 共模电感 由于 EMC 所面临解决问题大多是共模干扰，因此共模电感也是我们常用的有力元件之一！这里就给大家简 单介绍一下共模电感的原理以及使用情况。 共模电感是一个以铁氧体为磁芯的共模干扰抑制器件，它由两个尺寸相同，匝数相同的线圈对称地绕制在 同一个铁氧体环形磁芯上，形成一个四端器件，要对于共模信号呈现出大电感具有抑制作用，而对于差模 信号呈现出很小的漏电感几乎不起作用。原理是流过共模电流时磁环中的磁通相互叠加，从而具有相当大 的电感量，对共模电流起到抑制作用，而当两线圈流过差模电流时，磁环中的磁通相互抵消，几乎没有电 感量，所以差模电流可以无衰减地通过。因此共模电感在平衡线路中能有效地抑制共模干扰信号，而对线 路正常传输的差模信号无影响。 共模电感在制作时应满足以下要求： 1）绕制在线圈磁芯上的导线要相互绝缘，以保证在瞬时过电压作用下线圈的匝间不发生击穿短路。 2）当线圈流过瞬时大电流时，磁芯不要出现饱和。 3）线圈中的磁芯应与线圈绝缘，以防止在瞬时过电压作用下两者之间发生击穿。 4）线圈应尽可能绕制单层，这样做可减小线圈的寄生电容，增强线圈对瞬时过电压的而授能力。 通常情况下，同时注意选择所需滤波的频段，共模阻抗越大越好，因此我们在选择共模电感时需要看器件 资料，主要根据阻抗频率曲线选择。另外选择时注意考虑差模阻抗对信号的影响，主要关注差模阻抗，特 别注意高速端口。 磁珠 在产品数字电路EMC设计过程中，我们常常会使用到磁珠，那么磁珠滤波地原理以及如何使用呢？ 铁氧体材料是铁镁合金或铁镍合金，这种材料具有很高的导磁率，他可以是电感的线圈绕组之间在高频高 阻的情况下产生的电容最小。铁氧体材料通常在高频情况下应用，因为在低频时他们主要程电感特性，使 得线上的损耗很小。在高频情况下，他们主要呈电抗特性比并且随频率改变。实际应用中，铁氧体材料是 作为射频电路的高频衰减器使用的。实际上，铁氧体较好的等效于电阻以及电感的并联，低频下电阻被电 感短路，高频下电感阻抗变得相当高，以至于电流全部通过电阻。铁氧体是一个消耗装置，高频能量在上 面转化为热能，这是由他的电阻特性决定的。 铁氧体磁珠与普通的电感相比具有更好的高频滤波特性。铁氧体在高频时呈现电阻性，相当于品质因数很 低的电感器，所以能在相当宽的频率范围内保持较高的阻抗，从而提高高频滤波效能。 在低频 段，阻抗由电感的感抗构成，低频时 R 很小，磁芯的磁导率较高，因此电感量较大，L 起主要作用，电磁 干扰被反射而受到抑制；并且这时磁芯的损耗较小，整个器件是一个低损耗、高 Q 特性的电感，这种电感 容易造成谐振因此在低频段，有时可能出现使用铁氧体磁珠后干扰增强的现象。 在高频段，阻抗由电 阻成分构成，随着频率升高，磁芯的磁导率降低，导致电感的电感量减小，感抗成分减小 但是，这时磁芯 的损耗增加，电阻成分增加，导致总的阻抗增加，当高频信号通过铁氧体时，电磁干扰被吸收并转换成热 能的形式耗散掉。 铁氧体抑制元件广泛应用于印制电路板、电源线和数据线上。如在印制板的电源线入口端加上铁氧体抑制 元件，就可以滤除高频干扰。铁氧体磁环或磁珠专用于抑制信号线、电源线上的高频干扰和尖峰干扰，它 也具有吸收静电放电脉冲干扰的能力。 使用片式磁珠还是片式电感主要还在于实际应用场合。在谐振电路中需要使用片式电感。而需要消除不需 要的EMI噪声时，使用片式磁珠是最佳的选择。 片式磁珠和片式电感的应用场合： 片式电感： 射频（RF） 和无线通讯，信息技术设备，雷达检波器，汽车电子，蜂窝电话，寻呼机，音频设备，PDAs（个人数字助 理），无线遥控系统以及低压供电模块等。片式磁珠： 时钟发生电路，模拟电路和数字电路之间的滤波， I/O 输入/输出内部连接器（比如串口，并口，键盘，鼠标，长途电信，本地局域网），射频（RF）电路和 易受干扰的逻辑设备之间，供电电路中滤除高频传导干扰，计算机，打印机，录像机（VCRS），电视系统和 手提电话中的EMI噪声抑止。 磁珠的单位是欧姆，因为磁珠的单位是按照它在某一频率产生的阻抗来标称的，阻抗的单位也是欧姆。磁 珠的 DATASHEET 上一般会提供频率和阻抗的特性曲线图，一般以 100MHz 为标准，比如是在 100MHz 频率的 时候磁珠的阻抗相当于1000 欧姆。针对我们所要滤波的频段需要选取磁珠阻抗越大越好，通常情况下选取 600欧姆阻抗以上的。 另外选择磁珠时需要注意磁珠的通流量，一般需要降额80％处理，用在电源电路时要考虑直流阻抗对压降 影响。 滤波电容器 尽管从滤除高频噪声的角度看，电容的谐振是不希望的，但是电容的谐振并不是总是有害的。当要滤除的 噪声频率确定时，可以通过调整电容的容量，使谐振点刚好落在骚扰频率上。 在实际工程中，要滤除的电磁噪声频率往往高达数百 MHz，甚至超过 1GHz。对这样高频的电磁噪声必须使 用穿心电容才能有效地滤除。普通电容之所以不能有效地滤除高频噪声，是因为两个原因，一个原因是电 容引线电感造成电容谐振，对高频信号呈现较大的阻抗，削弱了对高频信号的旁路作用；另一个原因是导 线之间的寄生电容使高频信号发生耦合，降低了滤波效果。 穿心电容之所以能有效地滤除高频噪声，是因为穿心电容不仅没有引线电感造成电容谐振频率过低的问题， 而且穿心电容可以直接安装在金属面板上，利用金属面板起到高频隔离的作用。但是在使用穿心电容时， 要注意的问题是安装问题。穿心电容最大的弱点是怕高温和温度冲击，这在将穿心电容往金属面板上焊接时造成很大困难。许多电容在焊接过程中发生损坏。特别是当需要将大量的穿心电容安装在面板上时，只 要有一个损坏，就很难修复，因为在将损坏的电容拆下时，会造成邻近其它电容的损坏。 随着电子设备复杂程度的提高，设备内部强弱电混合安装、数字逻辑电路混合安装的情况越来越多，电路 模块之间的相互骚扰成为严重的问题。解决这种电路模块相互骚扰的方法之一是用金属隔离舱将不同性质 的电路隔离开。但是所有穿过隔离舱的导线要通过穿心电容，否则会造成隔离失效。当不同电路模块之间 有大量的联线时，在隔离舱上安装大量的穿心电容是十分困难的事情。为了解决这个问题，国外许多厂商 开发了“滤波阵列板”，这是用特殊工艺事先将穿心电容焊接在一块金属板构成的器件，使用滤波阵列板能 够轻而易举地解决大量导线穿过金属面板的问题。但是这种滤波阵列板的价格往往较高，每针的价格约30 元。 三、EMI/EMC 设计经典 85 问 1、为什么要对产品做电磁兼容设计？ 答：满足产品功能要求、减少调试时间，使产品满足电磁兼容标准的要求，使产品不会对系统中的 其它设备产生电磁干扰。 2、对产品做电磁兼容设计可以从哪几个方面进行？ 答：电路设计（包括器件选择）、软件设计、线路板设计、屏蔽结构、信号线/电源线滤波、电路的 接地方式设计。 3、在电磁兼容领域，为什么总是用分贝（dB）的单位描述？ 答：因为要描述的幅度和频率范围都很宽，在图形上用对数坐标更容易表示，而dB 就是用对数表示 时的单位。 4、 关于 EMC，我了解的不多，但是现在电路设计中数据传输的速率越来越快，我在制做 PCB 板的时候， 也遇到了一些 PCB 的 EMC 问题，但是觉得太潜。我想好好在这方面学习学习，并不是随大流，大家学什么 我就学什么，是自己真的觉得 EMC 在今后的电路设计中的重要性越来越大，就像我在前面说的，自己了解 不深，不知道怎么入手，想问问，要在 EMC 方面做的比较出色，需要有哪些基础知识，应该学习哪些基础 课程。如何学习才是一条比较好的道路，我知道任何一门学问学好都不容易，也不曾想过短期内把他搞通， 只是希望给点建议，尽量少走一些弯路。 答：关于EMC 需要首先了解一下EMC方面的标准，如EN55022(GB9254)，EN55024，以及简单测试原理，另 外需要了解EMI元器件的使用，如电容，磁珠，差模电感，共模电感等，在PCB层面需要了解PCB 的布局、 层叠结构、高速布线对EMC的影响以及一些规则。还有一点就是对出现EMC问题需要掌握一些分析与解决 思路。这些今后是作为一个硬件人员必须掌握的基本知识！ 5、我是一个刚涉足 PCB 设计的新手，我想向您请教一下，要想做好 PCB 设计我应该多多掌握哪方面的知 识?另外，在 PCB 设计中遇到的关于安规方面的知识一般在哪里能找到?盼望您的指点，不胜感激! 答：对于PCB设计应该掌握： 1、熟悉与掌握相关PCB设计软件，如POWERPCB/CANDENCE等； 2、了解熟悉所设计产品的具体架构，同时熟悉原理图电路知识，包含数字与模拟知识； 3、掌握PCB加工流程、工艺、可维护加工要求； 4、掌握PCB板高速信号完整性、电磁兼容(emi与ems）、SI、PI仿真设计等相关的知识； 5、 如果相关工作涉及射频，还需掌握射频知识； 6、对于PCB设计地的按规知识主要看GB4943或UL60950，一般的绝缘间距要求通过查表可以得到！ 6、电磁兼容设计基本原则 答：电子线路设计准则电子线路设计者往往只考虑产品的功能，而没有将功能和电磁兼容性综合考虑，因 此产品在完成其功能的同时，也产生了大量的功能性骚扰及其它骚扰。而且，不能满足敏感度要求。电子 线路的电磁兼容性设计应从以下几方面考虑：元件选择在大多数情况下，电路的基本元件满足电磁特性的程度将决定着功能单元和最后的设备满足电磁 兼容性的程度。选择合适的电磁元件的主要准则包括带外特性和电路装配技术。因为是否能实现电磁兼容 性往往是由远离基频的元件响应特性来决定的。而在许多情况下，电路装配又决定着带外响应（例如引线 长度）和不同电路元件之间互相耦合的程度。具体规则是： ⑴在高频时，和引线型电容器相比，应优先进用引线电感小的穿心电容器或支座电容器来滤波。 ⑵在必须使用引线式电容时，应考虑引线电感对滤波效率的影响。 ⑶铝电解电容器可能发生几微秒的暂时性介质击穿，因而在纹波很大或有瞬变电压的电路里，应该使用固 体电容器。 ⑷使用寄生电感和电容量小的电阻器。片状电阻器可用于超高频段。 ⑸大电感寄生电容大，为了提高低频部分的插损，不要使用单节滤波器，而应该使用若干小电感组成的多 节滤波器。 ⑹使用磁芯电感要注意饱和特性，特别要注意高电平脉冲会降低磁芯电感的电感量和在滤波器电路中的插 损。 ⑺尽量使用屏蔽的继电器并使屏蔽壳体接地。 ⑻选用有效地屏蔽、隔离的输入变压器。 ⑼用于敏感电路的电源变压器应该有静电屏蔽，屏蔽壳体和变压器壳体都应接地。 ⑽设备内部的互连信号线必须使用屏蔽线，以防它们之间的骚扰耦合。 ⑾为使每个屏蔽体都与各自的插针相连，应选用插针足够多的插头座。 7、方波脉冲驱动电感传感器的问题 答：1、信号测试过程中，尽量在屏蔽环境下进行，如果不便的话，至少要屏蔽传感器和前级。 2、测试过程中尽量使用差分探头，或至少要尽可能减短探头的接地线长度。这样能减少测试误差。 3、你的电路实际工作频率并不太高，可以通过布线减少振铃。为了噪声特性更好，应当考虑共模信号的抑 制问题，必要时插入共扼电抗器，同时注意整个工作环境中的开关电源噪声，以及避免电源耦合。 4、如果传感器允许，可以使用电流放大模式，这有利于提高速度，降低噪声。模拟开关尽量放到前置放大 器之后，尽管多了一路前放，但性能提高不少，而且降低调试难度。 5、如果十分介意波形，考虑额外的频率补偿。如果仅仅是数字检测，则应当降低工作频率。总而言之，能 低频则低频，能隔直则隔直。 6、注意AD转换前的抗混叠滤波，以及软件滤波，提高数据稳定性。 8、GPS电磁干扰现象表现：尤其是GPS应用在PMP这种产品，功能是MP4、MP3、FM调频+GPS导航功能的手持 车载两用的GPS终端产品，一定得有一个内置GPS Antenna，这样GPS Antenna与GPS终端产品上的MCU、SDROM、 晶振等元器件很容易产生EMI/EMC电磁干扰，致使GPS Antenna的收星能力下降很多，几乎没办法正常定位。 采取什么样的办法可以解决这样的EMI/EMC电磁干扰？ 答：可以在上面加上ESD Filter，既有防静电又能抗电磁干扰。我们的手机客户带GPS功能的就用的这个 方法。做这些的厂家有泰克（瑞侃），佳邦，韩国ICT等等很多。 9、板子上几乎所有的重要信号线都设计成差分线对，目的在增强信号抗干扰能力.那俺一直有很多困惑的 地方: 1.是否差分信号只定义在仿真信号或数字信号或都有定义? 2.在实际的线路图中差分线对上的网罗 如滤波器，应如何分析其频率响应，是否还是与分析一般的二端口网罗的方法一样? 3.差分线对上承载的 差分信号如何转换成一般的信号? 差分线对上的信号波形是怎样的，相互之间的关系如何? 答：1，差分信号只是使用两根信号线传输一路信号，依靠信号间电压差进行判决的电路，既可以是模拟信 号，也可以是数字信号。实际的信号都是模拟信号，数字信号只是模拟信号用门限电平量化后的取样结果。 因此差分信号对于数字和模拟信号都可以定义。 2，差分信号的频率响应，这个问题好。实际差分端口是一个四端口网络，它存在差模和共模两种分析方式。 如下图所示。在分析频率相应的时候，要分别添加同极性的共模扫频源和互为反极性的差模扫频源。而相 应端需要相应设置共模电压测试点Vcm＝（V1＋V2）/2， 和差模电压测试点Vdm=V1-V2。网络上有很多关 于差分信号阻抗计算和原理的文章，可以详细了解一下。 3，差分信号通常进入差分驱动电路，放大后得到差分信号。最简单的就是差分共射镜像放大器电路了，这 个在一般的模拟电路教材都有介绍。下图是某差分放大器件的spice电路图和输出信号波形，一般需要他们完全反相，有足够的电压差大于差模电压门限。当然信号不可避免有共模成分，所以差分放大器一个很 重要的指标就是共模抑制比Kcmr=Adm/Acm。 10、我为单位的直流磁钢电机设计了一块调速电路，电源端以用 0.33uf+夏普电视机电感+0.33uf 后不理 想，后用 4 只电感串在 PCB 板电源端，但在 30~50MHz 之间超了 12db，该如何处理？ 答：通常来讲，LC或PI型滤波电路比单一的电容滤波或电感滤波效果要好。您所谓的电源端以用0.33uf+ 夏普电视机电感+0.33uf 后不理想不知道是什么意思？是辐射超标吗？在什么频段？我猜测直流磁钢电机 供电回路中，反馈噪声幅度大，频率较低，需要感值大一点的电感滤波，同时采用多级电容滤波，效果会 好一些。 11、最近正想搞个 0--150M，增益不小于 80 DB 的宽带放大器，!请问在 EMC 方面应该注意什么问题呢? 答1：宽带放大器设计时特别要注意低噪声问题，比如要电源供给必须足够稳定等。 答2：1. 注意输入和数出的阻抗匹配问题，比如共基输入射随输出等 2. 各级的退偶问题，包括高频和低频纹波等 3. 深度负反馈，以及防止自激振荡和环回自激等 4. 带通滤波气的设计问题 答3：实在不好回答，看不到实际的设计，一切建议还是老生常谈：注意EMC的三要素，注意传导和辐射 路径，注意电源分配和地弹噪声。150MHz是模拟信号带宽，数字信号的上升沿多快呢？如果转折频率也在 150MHz以下，个人认为，传导耦合，电源平面辐射将是主要考虑的因素，先做好电源的分配，分割和去耦 电路吧。80dB，增益够高的，做好前极小信号及其参考电源和地的隔离保护，尽量降低这个部分的电源阻 抗。 12、求教小功率直流永磁电机设计中 EMC 的方法和事项。生产了一款 90W 的直流永磁电机(110~120V，转 速 2000/分钟)EMC 一直超标，生产后先把 16 槽改 24 槽，有做了轴绝缘，未能达标!现在又要设计生产 125W 的电机，如何处理？ 答：直流永磁电机设计中 EMC 问题，主要由于电机转动中产生反电动势和换相时引起的打火。具体分析， 可以使用RMxpert来设计优化电机参数，Maxwell2D来仿真EMI实际辐射。 13、是否可用阻抗边界（Impedance）方式设定？或者用类似的分层阻抗 RLC 阻抗？又或者使用 designer 设计电路和 hfss 协同作业？ 答：集中电阻可以用RLC边界实现；如果是薄膜电阻，可以用面阻抗或阻抗编辑实现。 14、我现在在对外壳有一圈金属装饰件的机器做静电测试，测试中遇到：接触放电 4k 时 32k 晶振没问题， 空气放电 8k 停振的问题，如何处理？ 答：有金属的话，空气放电和接触放电效果差不多，建议你在金属支架上喷绝缘漆试试。 15、我们现在测量 PCB 电磁辐射很麻烦，采用的是频谱仪加自制的近场探头，先不说精度的问题，光是遇 到大电压的点都很头疼，生怕频谱仪受损。不知能否通过仿真的方法解决。 答：首先，EMI 的测试包括近场探头和远场的辐射测试，任何仿真工具都不可能替代实际的测试；其次， Ansoft的PCB单板噪声和辐射仿真工具SIwave和任意三维结构的高频结构仿真器HFSS分别可以仿真单板 和系统的近场和远场辐射，以及在有限屏蔽环境下的 EMI 辐射。 仿真的有效性，取决于你对自己设计的 EMI 问题的考虑以及相应的软件设置。例如：单板上差模还是共模辐射，电流源还是电压源辐射等等。就 我们的一些实践和经验，绝大多数的 EMI 问题都可以通过仿真分析解决，而且与实际测试比较，效果非常 好。 16、听说 Ansoft 的 EMC 工具一般仿真 1GHz 以上频率的，我们板上频率最高的时钟线是主芯片到 SDRAM 的 只有 133MHz，其余大部分的频率都是 KHz 级别的。我们主要用 Hyperlynx 做的 SI/PI 设计，操作比较简单， 但是现在整板的 EMC 依旧超标，影响画面质量。另外，你们的工具和 Mentor PADS 有接口吗？ 答：Ansoft的工具可以仿真从直流到几十GHz以上频率的信号，只是相对其它工具而言，1GHz以上的有损 传输线模型更加精确。据我所知，HyperLynx 主要是做SI和 crosstalk的仿真，以及一点单根信号线的EMI 辐射分析，目前还没有PI分析的功能。影响单板的EMC 的原因很多，解决信号完整性和串扰只是解决EMC 的其中一方面，电源平面的噪声，去耦策略，屏蔽方式，电流分布路径等都会影响到 EMC 指标。这些都可 以再ansoft的SIwave工具中，通过仿真进行考察。补充说明，ansoft的工具与Mentor PADS有接口。 17、请说明一下什么时候用分割底层来减少干扰，什么时候用地层分区来减少干扰。 答：分割底层，我还没听说过，什么意思？是否能举个例子。 地层分割，主要是为了提高干扰源和被干 扰体之间的隔离度，如数模之间的隔离。当然分割也会带来诸如跨分割等信号完整性问题，利用ansoft的 SIwave可以方便的检查任意点之间的隔离度。当然提高隔离度，还有其它办法，分层、去耦、单点连接、 都是办法，具体应用的效果可以用软件仿真。 18、电容跨接两个不同的电源铜箔分区用作高频信号的回流路径，众所周知电容隔直流通交流，频率越高 电流越流畅，我的疑惑是现今接入 PCB 中的电平大都是经过虑除交流的，那么如前所述电容通过的是什么 呢?"交流的信号"吗? 答1：这个问题很有点玄妙，没见过很服人的解释。对于交流，理想的是，电源和地“短路”，然而实际上 其间的阻抗不可能真的是 0 欧。你说的电容，容量不能太大，以体现出“低频一点接地，搞频多点接地” 这一原则。这大概就是该电容的存在价值。经常遇到这样的情况：2 个各自带有电源的部件连接后，产生 了莫名其妙的干扰，用个瓷片电容跨在2个电源间，干扰就没了。 答2：该电容是用来做稳压和EMI用的，通过的是交流信号。“现今接入PCB中的电平大都是经过虑除交流 的”的确如此，不过别忘了，数字电路本身就会产生交流信号而对电源造成干扰，当大量的开关管同时作 用时，对电源造成的波动是非常大的。不过在实际中，这种电容主要是起到辅助的作用，用来提高系统的 性能，其它地方设计的好的话，完全可以不要。 答3：交流即是变化的。对于所谓的直流电平，比如电源来说，由于布线存在阻抗，当他的负载发生变化， 对电源的需求就会变化，或大或小。这种情况下，“串联”的布线阻抗就会产生或大或小的压降。于是，直 流电源上就有了交流的信号。这个信号的频率与负责变化的频率有关。电容的作用在于，就近存储一定的 电荷能量，让这种变化所需要的能量可以直接从电容处获得。近似地，电容（这时可以看成电源啦）和负载之间好像就有了一条交流回路。电容起到交流回路的作用，大致就是这样的吧…… 19、公司新做了一款手机，在做 3C 认证时有一项辐射指标没过，频率为 50-60M，超过了 5dB，应该是充 电器引起的，就加了几个电容，其它的没有，电容有 1uF，100uF 的。请问有没有什么好的解决方案（不 改充电器只更改手机电路）。在手机板的充电器的输入端加电容能解决吗？ 答1：电容大的加大，小的改小，串个BIT，不过是电池导致的可能性不是很大。 答2：你将变频电感的外壳进行对地短接和屏蔽试试。 20、PCB 设计如何避免高频干扰？ 答：避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰，也就是所谓的串扰(Crosstalk)。可用拉 大高速信号和模拟信号之间的距离，或加 ground guard/shunt traces 在模拟信号旁边。还要注意数字地 对模拟地的噪声干扰。 21、PCB 设计中如何解决高速布线与 EMI 的冲突？ 答：因 EMI 所加的电阻电容或 ferrite bead， 不能造成信号的一些电气特性不符合规范。 所以， 最好 先用安排走线和 PCB 叠层的技巧来解决或减少 EMI 的问题， 如高速信号走内层。 最后才用电阻电容或 ferrite bead的方式， 以降低对信号的伤害。 22、若干 PCB 组成系统，各板之间的地线应如何连接？ 答：各个 PCB 板子相互连接之间的信号或电源在动作时，例如 A 板子有电源或信号送到 B 板子，一定会有 等量的电流从地层流回到 A 板子 (此为 Kirchoff current law)。这地层上的电流会找阻抗最小的地方流 回去。所以，在各个不管是电源或信号相互连接的接口处，分配给地层的管脚数不能太少，以降低阻抗， 这样可以降低地层上的噪声。另外，也可以分析整个电流环路，尤其是电流较大的部分，调整地层或地线 的接法，来控制电流的走法(例如，在某处制造低阻抗，让大部分的电流从这个地方走)，降低对其它较敏 感信号的影响。 23、PCB 设计中差分信号线中间可否加地线？ 答：差分信号中间一般是不能加地线。因为差分信号的应用原理最重要的一点便是利用差分信号间相互耦 合(coupling)所带来的好处，如flux cancellation，抗噪声(noise immunity)能力等。若在中间加地线， 便会破坏耦合效应。 \n#电路设计与技巧#