SiC MOSFET的沟槽栅（Trench）物理与可靠性研究

1. 绪论：功率半导体物理的范式转移

全球能源结构的电气化转型，从电动汽车（EV）的牵引逆变器到可再生能源的并网接口，正在推动功率半导体器件向更高效率、更高功率密度和更极端工作环境的方向发展。作为第三代宽禁带半导体的代表，碳化硅（Silicon Carbide, SiC）凭借其约为硅（Si）10倍的临界击穿场强、3倍的热导率以及更高的饱和电子漂移速度，已成为高压（650V-3300V）功率转换领域的基石材料。然而，材料的优越性仅仅是基础，器件的微观结构设计才是释放其理论性能极限的关键。在SiC MOSFET的技术演进路线图中，从平面栅（Planar Gate）向沟槽栅（Trench Gate）的架构转型，代表了物理层面的根本性变革。这一转型并非简单的几何形状改变，而是对沟道迁移率物理、静电场分布控制以及可靠性工程的全面重构。


传统的平面栅SiC MOSFET虽然制造工艺相对成熟且具备较高的短路耐受能力（SCWT），但其性能正逼近物理极限。其主要瓶颈在于为了屏蔽栅氧化层而在漂移区顶部形成的JFET（结型场效应管）区域所带来的寄生电阻，以及在SiC（0001）硅面上形成的MOS反型层较低的沟道迁移率。沟槽栅技术通过挖掘垂直沟道，不仅消除了JFET电阻效应，还能够利用高迁移率的晶体面（如a面或m面）进行导电，从而大幅降低比导通电阻（Ron,sp​）。然而，这种几何结构的改变在带来导通性能飞跃的同时，也引入了极其严峻的电场管理挑战，特别是沟槽底角的电场拥挤效应，直接威胁到栅氧化层（Gate Oxide）的长期可靠性。

倾佳电子杨茜将从半导体物理学的底层原理出发，对SiC沟槽栅MOSFET进行全方位的深度剖析。我们将探讨晶体各向异性对沟道传输特性的影响，解构非对称沟槽（Asymmetric Trench）与双沟槽（Double Trench）等主流架构的电场屏蔽机制，并深入研究时间依赖性介质击穿（TDDB）、短路耐受能力（SCWT）以及体二极管双极性退化等关键可靠性失效模式的物理根源。此外，结合基本半导体（BASIC Semiconductor）等行业领先企业的最新技术成果与测试数据，将为理解当前SiC功率器件的技术前沿与未来趋势提供详实的理论与实证依据。

2. SiC沟槽栅结构的物理驱动力与挑战

要理解沟槽栅SiC MOSFET的可靠性物理，首先必须剖析驱动这一架构演进的物理动因及其引发的静电场边界条件变化。


2.1 晶体各向异性与沟道迁移率物理

4H-SiC作为一种六方晶系材料，具有显著的各向异性（Anisotropy），这意味着其物理性质（如载流子迁移率、氧化速率等）沿不同晶轴方向表现出显著差异。这是理解沟槽栅优势的物理起点。

  • 平面栅的物理局限：传统的平面SiC MOSFET通常在（0001）Si面上生长热氧化层以形成MOS界面。然而，物理研究表明，在（0001）Si面与SiO2​的界面处，在氧化过程中容易产生高密度的碳团簇残留和界面态陷阱（Interface Traps, Dit​）。这些界面态在禁带中捕获电子，不仅导致阈值电压（Vth​）的不稳定性，更通过库仑散射（Coulomb Scattering）严重降低了反型层的电子迁移率（μch​）。典型的平面SiC MOSFET沟道迁移率仅为20-40 cm2/V⋅s，远低于体材料约900 cm2/V⋅s的电子迁移率 。在低压（650V-1200V）器件中，沟道电阻（Rch​）在总导通电阻（RDS(on)​）中占比极高，成为性能瓶颈。
  • 沟槽栅的晶面优势：沟槽架构通过干法刻蚀（如ICP-RIE）在漂移层中挖掘垂直沟槽，使得MOS沟道形成于沟槽的侧壁上。通过精确控制沟槽的刻蚀方向，可以使侧壁显露为(112ˉ0) a面或(11ˉ00) m面。研究证实，这些非极性面（Non-polar faces）在氧化后的界面态密度显著低于Si面，且表面粗糙度散射较小。这使得沟槽侧壁的沟道迁移率可提升至80-100 cm2/V⋅s甚至更高 。这种基于晶体物理学的优化，直接将沟道电阻降低了50%以上，是沟槽栅实现超低Ron,sp​的核心物理机制之一。

2.2 几何结构的重构：消除JFET效应


除了改善迁移率，沟槽栅在几何结构上的最大贡献在于消除了平面器件中固有的JFET电阻。

  • 平面器件的JFET瓶颈：在平面结构中，电子流经水平沟道后，必须向下折弯进入漂移区。为了在高压阻断状态下保护薄弱的栅氧化层，两个相邻的P-body阱必须靠得很近，以形成对栅极下方的静电屏蔽。这两个P-body之间的狭窄通道即为JFET区域。电流流经此处时受到两侧耗尽层的挤压，产生显著的JFET电阻（RJFET​）。为了提高阻断电压，必须缩小JFET宽度，但这反过来又急剧增加了RJFET​，形成了Ron​与BV（击穿电压）之间的强耦合制约 。
  • 垂直流动的自由度：沟槽栅结构将栅极埋入漂移层内部，形成的垂直沟道直接将电子注入漂移层，完全绕过了P-body之间的颈部区域。物理上，这意味着电流路径中不再存在横向收缩的JFET电阻分量 。这一改变不仅直接降低了总电阻，更重要的是它解除了单元尺寸（Cell Pitch）缩小的几何限制。沟槽器件可以采用极高密度的单元排列（Cell Density），从而大幅降低单位面积的比导通电阻（Ron,sp​）。例如，三菱电机和罗姆（Rohm）等厂商的沟槽器件展示了低于2.0 mΩ⋅cm2的比导通电阻，而同代平面器件通常在3.0-5.0 mΩ⋅cm2之间 。

2.3 静电场挑战：介电常数失配与边角效应


然而，打开一扇门的同时，往往会关闭一扇窗。沟槽栅结构引入了一个极其危险的静电物理问题——电场拥挤（Electric Field Crowding） 。

在阻断状态下（VGS​<Vth​,VDS​≫0），漏极高压在N-漂移区形成耗尽层。根据静电场理论，等势线会密集地包围在沟槽底部的尖角处，导致该处的电场强度显著增强。更为严重的是SiC与SiO2​之间的介电常数失配。

根据高斯定理的边界条件，在电介质分界面上，电位移矢量（D=ϵE）的法向分量是连续的。即：

ϵSiC​ESiC⊥​=ϵSiO2​ESiO2⊥​

由于4H-SiC的相对介电常数 ϵSiC​≈9.7，而二氧化硅的相对介电常数 ϵSiO2​≈3.9，两者的比值约为2.5。这意味着，如果沟槽底部SiC一侧的电场强度达到2 MV/cm（远未达到SiC的击穿极限），氧化层内部的电场强度将理论上被放大到：

ESiO2​≈2.5×ESiC​≈5 MV/cm

对于SiO2​而言，长期可靠运行的安全电场上限通常被认为是3-4 MV/cm（以保证20年的TDDB寿命）。如果不采取特殊的屏蔽措施，沟槽底部的氧化层将在极短时间内发生击穿或因Fowler-Nordheim隧穿电流导致严重退化。这就是沟槽栅SiC MOSFET设计的核心矛盾：如何利用沟槽结构带来的导通优势，同时从物理上解决氧化层电场超标的问题 。

3. 电场屏蔽架构的物理机制与演进

为了解决上述电场拥挤问题，业界发展出了多种复杂的屏蔽结构。其核心物理思想均是引入深层的P型掺杂区，利用PN结耗尽层的扩展来“抬升”电势屏障，从而将高电场峰值从氧化层界面推移至体硅内部。


3.1 非对称沟槽架构（Asymmetric Trench）：英飞凌的可靠性哲学

英飞凌（Infineon）的CoolSiC™系列采用了一种非对称沟槽结构，这反映了其“可靠性优先”的设计哲学 。

  • 结构特征：在这种设计中，沟槽的一侧侧壁被用作MOS沟道（通常对齐高迁移率的a面），而沟槽的另一侧及底部则被一个深P-well（P阱）注入区所包裹。这个P阱同样连接至源极。
  • 屏蔽物理机制：深P-well在这里扮演了核心的电场阻挡角色。由于P阱完全覆盖了沟槽底部的一半并延伸至沟槽下方，它在阻断状态下如同避雷针一般吸引并终结电力线。仿真结果表明，这种非对称屏蔽结构能将氧化层内的电场强度严格限制在安全范围内，即使在器件承受雪崩击穿时，电场峰值也位于P-well的曲率半径处，而非氧化层界面 。
  • 设计权衡：这种设计的代价是牺牲了一半的沟道密度（因为每个微元只有一个侧壁导电），从而略微增加了比导通电阻。然而，它换取了极高的栅氧化层可靠性和短路耐受能力，使其在工业应用中表现出类似IGBT的鲁棒性。

3.2 下一代结构前瞻：Fin-MOS与超级结


前沿研究指出了沟槽技术的未来演进方向。Fin-MOS（鳍式场效应晶体管）结构通过在极窄的SiC鳍片侧壁形成沟道，并利用深P屏蔽区完全夹断鳍片底部的电场，理论上可以将氧化层电场降至几乎为零，同时极小化Crss​ 。此外，**超级结（Superjunction）**概念也被尝试引入沟槽SiC，旨在打破硅极限下的电阻-耐压折衷关系（Trade-off），尽管目前SiC深层掺杂工艺的难度限制了其商业化进程 。

4. 可靠性物理深度剖析：沟槽与平面的对决

器件结构的物理差异直接导致了其在极端应力下的失效模式和寿命预测模型的根本不同。以下是对关键可靠性指标的深度对比分析。


4.1 栅氧化层可靠性（TDDB）：反直觉的物理真相

时间依赖性介质击穿（TDDB）是评估栅氧化层寿命的核心指标。直觉上，沟槽器件由于底角电场应力，其TDDB寿命似乎应弱于平面器件。然而，大量实测数据和物理分析揭示了相反的结论。

本征寿命优势：研究表明，先进的沟槽栅SiC MOSFET（如英飞凌CoolSiC）往往表现出比平面器件更长的本征氧化层寿命 。其物理原因在于：

  1. 屏蔽的有效性：如前所述，深P阱或源极沟槽的屏蔽作用极其有效，使得在关断高压状态下，氧化层承受的电场实际上微乎其微（<1 MV/cm）。
  2. 氧化层增厚：为了抵御开通状态下的电场应力，沟槽器件通常在沟槽底部和拐角处采用比平面器件更厚（例如50-70nm vs 40-50nm）的氧化层（通常通过沉积工艺而非热生长）。根据E=V/d，更厚的氧化层在相同栅压下承受的电场更低，且更能抵抗Fowler-Nordheim隧穿电子的轰击 。

测试方法的陷阱：对于沟槽器件的TDDB评估，传统的**恒压应力（Constant Voltage Stress, CVS）**测试可能会给出误导性的乐观结果。这是因为沟槽氧化层（特别是沉积氧化层）中可能存在较多的电子陷阱。在CVS测试初期，电子被捕获在氧化层中，形成内建负电场，实际上降低了阳极附近的有效电场，导致漏电流减小，从而延长了实测击穿时间。为了获得真实的物理寿命，**恒流应力（Constant Current Stress, CCS）**测试被证明是更准确的方法，因为它强制恒定电流流过氧化层，不受电荷捕获导致的电场松弛影响 。在150°C下，现代沟槽器件的预测寿命通常超过107小时，远超汽车级20年的要求 。

4.2 短路耐受能力（SCWT）：热力学的阿喀琉斯之踵

如果说TDDB是沟槽器件的强项，那么短路能力（Short-Circuit Withstand Time）则是其物理上的短板。

能量密度物理：短路发生时，器件同时承受母线电压（如800V）和饱和电流（Isat​）。沟槽器件由于极高的沟道密度和高跨导（gm​），其Isat​密度远高于同规格的平面器件。这意味着在微秒级的短路脉冲内，沟槽元胞内产生的热功率密度（P=V×I）是惊人的。

失效模式差异：

  • 平面器件：通常由于热容量相对较大，能承受更长时间（>5μs甚至>8μs）的短路。其失效模式往往是栅极破裂或铝金属层熔化导致的源-漏短路 。
  • 沟槽器件：由于热生成极快且热容小，其SCWT通常仅为2-3 μs（1200V器件）。其失效模式更为复杂，除了热失控（Thermal Runaway）外，还常见软失效（Soft Failure） 。软失效是指在器件彻底烧毁前，栅氧化层因高温和高电场协同作用（热电子注入）而发生局部损伤，导致栅极漏电流（IGSS​）急剧增加，栅压无法维持，最终导致器件关断失效或特性漂移 。

结构对比：非对称沟槽（Asymmetric）由于拥有较大的P-well体积，相比双沟槽（Double Trench）具有稍大的热容，因此在SCWT上表现出微弱优势（例如多承受0.5-1 μs），但这并不改变其整体短路能力弱于平面的物理事实 。这要求驱动电路必须具备极快（<2 μs）的去饱和检测与保护能力。

5. 动态稳定性与寄生参数效应

除了静态可靠性，沟槽栅独特的寄生参数特性也深刻影响着动态开关过程的可靠性。


5.1 米勒电容与开关震荡

如前所述，屏蔽结构大幅降低了Crss​。虽然这降低了开关损耗，但也使得Ciss​/Crss​比率变得极高。

  • 物理影响：极小的Crss​意味着栅极对漏极电压变化的耦合极弱，这本是好事（抗米勒效应能力强）。然而，过快的dV/dt（可达100 V/ns以上）配合极小的寄生电容，极易在栅极回路中激起高频寄生震荡。
  • 应用挑战：在半桥拓扑中，这种震荡可能导致栅极电压瞬时超过正向或负向的安全极限（VGS,max​），造成栅氧化层累积损伤。此外，沟槽器件的高跨导特性使得其对栅极噪声极为敏感。因此，应用端往往需要采用开尔文源极（Kelvin Source）封装，并精心设计栅极驱动电阻（Rg​）和PCB布局以抑制震荡 。

5.2 阈值电压不稳定性（BTI）

偏置温度不稳定性（BTI）是指在高温和栅偏压下Vth​发生漂移的现象。

  • 晶面依赖性：沟槽侧壁的不同晶面具有不同的氧化速率和界面态密度。虽然a面迁移率高，但其界面态分布与Si面不同。研究发现，在交流（AC）动态应力下，沟槽器件的Vth​漂移往往比直流（DC）应力下更复杂，这是因为界面陷阱在快速开关过程中不断捕获和释放电荷。
  • 对比分析：虽然平面器件的Dit​绝对值较高，但经过数十年的工艺优化（如NO退火），其Vth​漂移行为已相对可控。沟槽器件由于涉及多个晶面的复杂氧化工艺，其BTI特性（特别是负偏压下的NBTI）仍是各厂商工艺控制的重点 。

6. 工业界案例分析：基本半导体（BASIC Semiconductor）的技术路线

通过分析基本半导体的产品与技术文档，我们可以看到一家典型的主流厂商如何在平面与沟槽之间进行战略布局与技术优化。

6.1 B3M技术路线：极致优化的平面栅

根据提供的资料，基本半导体的B3M（第三代）技术被明确为一种先进的**平面栅（Planar Gate）**技术 。这反映了一种务实的工业策略：在沟槽工艺良率和复杂性完全成熟之前，通过挖掘平面结构的物理潜力来抗衡沟槽器件。

  • 性能对标：B3M系列通过优化JFET区域掺杂和缩减单元尺寸，实现了极具竞争力的性能。例如，其1200V分立器件实现了低至13.5 mΩ的导通电阻 ，车规级模块（Pcore系列）甚至达到了1.7 mΩ 。这表明，通过精细的工艺控制，平面器件在Ron,sp​上仍有与早期沟槽器件一战的实力。
  • FOM提升：虽然具体百分比数据在摘要中未详尽，但通常从二代到三代平面器件，通过减薄漂移层和优化栅极设计，品质因数（FOM = Ron​×Qg​）通常能提升20%-30%以上，从而缩小与沟槽器件在开关损耗上的差距。

6.2 可靠性验证：DGS与DRB实测

基本半导体针对B3M系列进行的可靠性测试报告（编号RC20251120-1）提供了极具价值的实证数据，验证了其在动态应力下的鲁棒性 。

测试项目测试条件物理意义与结果解读动态栅极应力 (DGS)VGS​=−10/+22V, f=250kHz 300h (1.08×1011 次循环) dVGS​/dt>0.6V/ns物理意义：高频开关会激活慢响应的界面陷阱，导致Vth​漂移。此测试频率极高（250kHz），严苛考验了栅氧化层界面的稳定性。

结果：Pass。证明了B3M的平面栅氧化工艺在抑制界面态捕获方面达到了极高水准，解决了平面器件常见的动态Vth​漂移问题。动态反偏应力 (DRB)VDS​=960V, f=50kHz 556h (1011 次循环) dv/dt≥50V/ns物理意义：模拟逆变器实际工况下的高dv/dt冲击。高dv/dt会产生位移电流，若屏蔽不当可能导致寄生BJT导通（Latch-up）或边缘终端场强超标。 结果：Pass。证明了器件的JFET区和终端结构设计能有效抑制dv/dt引发的失效，且屏蔽结构有效阻断了米勒反馈导致的误导通。

6.3 模块级优化

在模块层面（如ED3、E2B系列），基本半导体通过封装技术进一步弥补芯片层面的物理限制 。例如，采用高性能的Si3​N4​（氮化硅）AMB陶瓷基板，利用其高热导率和高机械强度来应对SiC器件高功率密度带来的热应力。

7. 结论与展望


通过对SiC沟槽栅物理与可靠性的深度剖析，本报告得出以下核心结论：

  1. 物理优势的确立：沟槽栅架构凭借垂直沟道对JFET电阻的消除和对高迁移率晶面的利用，在导通效率（Ron,sp​）和开关速度（低Crss​）上确立了对平面栅的物理优势。这是SiC技术发展的必然方向。
  2. 可靠性的结构解：电场拥挤不再是沟槽器件的致命伤。通过**双沟槽（Double Trench）或非对称沟槽（Asymmetric Trench）**等深P屏蔽结构，电场峰值已被成功移出栅氧化层。现代沟槽器件的栅氧化层本征寿命已能满足汽车级与工业级严苛要求。
  3. 短路能力的物理短板：由于极高的电流密度和较小的热容，沟槽器件的短路耐受时间（SCWT）物理上短于平面器件（约2-3 μs vs >5 μs）。这要求系统设计必须匹配更灵敏的驱动保护方案，而非单纯依赖器件本身的鲁棒性。
  4. 技术路线的共存：平面栅技术并未终结。如基本半导体B3M所示，经过极致优化的平面器件在可靠性（特别是短路能力和工艺成熟度）和成本上仍具有强大竞争力。未来市场将呈现分化：沟槽栅将统治对效率和功率密度要求极致的电动汽车主驱市场，而平面栅将在光伏、储能和工业驱动等对鲁棒性和成本敏感的领域继续占据重要地位。
  5. 融合趋势：未来的器件结构将趋向融合。我们已经看到“沟槽辅助平面”结构的出现，以及沟槽器件通过调整单元密度来换取短路能力的尝试。物理学的边界正在被工程师的创造力不断拓宽，SiC功率器件正步入一个性能与可靠性完美平衡的黄金时代。

8. 数据图表汇总

表1：SiC栅极架构物理特性对比

特性参数平面栅 (Planar Gate)非对称沟槽 (Asymmetric Trench)双沟槽 (Double Trench)物理主导机制导电晶面Si-face (0001)a-plane (112ˉ0)a-plane / m-plane晶体各向异性导致迁移率差异 (μch​)JFET电阻存在 (显著占Ron​)消除消除垂直电流路径消除了横向颈部收缩阻断电场分布应力集中在P-well曲率处深P-well屏蔽，氧化层场强极低源极沟槽耗尽层Pinch-off屏蔽高斯定理与PN结耗尽区成形米勒电容 (Crss​)中等/较高低极低屏蔽结构实现了栅极与漏极电位的解耦短路耐量 (SCWT)高 (>5μs)低 (2−3μs)低 (2−3μs)电流密度与有效热容体积的反比关系失效模式栅极破裂 / 硬失效热失控 / 软失效 (漏电增加)热失控 / 软失效局部过热导致的氧化层退化机制不同

表2：基本半导体B3M可靠性验证数据摘要

测试项目条件持续时间/循环结果物理意义DGSVGS​=−10/+22V, 250kHz1.08×1011 CyclesPass验证高频开关下的界面态稳定性DRBVDS​=960V, 50kHz, dv/dt≥50V/ns1011 CyclesPass验证阻断状态下的电场屏蔽与抗干扰能力HTRBTj​=175∘C, VDS​=1200V1000 HoursPass验证边缘终端与漏电流稳定性HTGBTj​=175∘C, VGS​=22V/−10V1000 HoursPass验证栅氧化层的TDDB寿命与Vth​稳定性

技术沙龙

还没有评论，抢个沙发！