请问各位大佬们，TYPE-C的封装为什么要用一堆差分信号线包裹另一对差分信号线，这外边的差分线要怎么布线才算合理呢？第一次画图各种不顺利，想了半天都不清楚（还有不知道为什么网页专业版EDA布线后元器件莫名变得透明了）。原理图和PCB如下。

原理图

PCB图-1

PCB图-2

PCB图-3

\n#PCB布局与走线#
#PCB布局与走线#
嘉立创EDA

还没有评论，抢个沙发！