原理图生成PCB所有3.3V引脚都变成GND，生成PCB时问题如下

置顶

精

活动

876543gG514J 2024-01-23 17:42:11 来自未知板块：嘉立创EDA 互动量：67

\n#原理图设计#

#原理图设计#

嘉立创EDA

全部评论默认最新

官方

2024-01-23 17:46:57 来自未知

您好， 当原理图引脚放2个网络时，转PCB只会取优先先放置的那个网络。

作者

2024-01-23 18:48:03 来自未知

请问要怎么修改呢？我还是不太明白

作者

2024-01-23 19:23:13 来自未知

已解决，谢谢

没有更多啦~