焊盘与走线重合时DRC检查竟然通过了，不知道是不是bug，已经重新打板

置顶

精

活动

876543cC733r 2024-04-12 21:32:03 来自未知板块：嘉立创EDA 互动量：33

\n#PCB设计#

#PCB设计#

嘉立创EDA

全部评论默认最新

官方

2024-04-12 21:33:14 来自未知

你设计规则是有设置间距为0，如果没有发文件过来看看。编辑器开始页有客服**

作者

2024-04-13 11:36:13 来自未知

谢谢，刚看了默认规则就是0，真没注意这里，是否应该取消这里的默认 0 规则，太容易出错了？

官方

2024-04-13 11:38:02 来自未知

你自己设的

作者

2024-04-13 12:12:58 来自未知

谢谢，已改，不知道什么时候设定的了[难过]

没有更多啦~