如何设置禁止敷铜区禁止某些信号敷铜，其他信号可以不禁止

\n#PCB设计#
#PCB设计#
嘉立创EDA
全部评论 默认 最新
嘉立创EDA小七 官方
2024-09-25 10:15:30 来自未知
回复
您好，您可以看一下约束区域的教程：https://prodocs.lceda.cn/cn/pcb/place-constraint-region/#%E7%BA%A6%E6%9D%9F%E5%8C%BA%E5%9F%9F%E8%A7%84%E5%88%99
3sTY118L97 作者
2024-10-07 15:13:48 来自未知
回复
我这个版本没有约束区域
嘉立创EDA小七 官方
2024-10-07 15:33:37 来自未知
回复
您好，请详细看一下教程，教程里面写明了约束区域是在设计规则里面哦。
3sTY118L97 作者
2024-10-07 15:54:51 来自未知
回复
文档里面有个区域规则，我这里没有，是不是我版本不对
3sTY118L97 作者
2024-10-07 15:55:26 来自未知
回复
这是文档内容
嘉立创EDA小七 官方
2024-10-07 16:21:04 来自未知
回复
您的版本太低呢，先升级一下这个2.1.64版本吧。下载连接：https://prodocs.lceda.cn/cn/faq/client-version/
3sTY118L97 作者
2024-10-07 18:56:43 来自未知
回复
OK，用了这么久居然没有提示更新
嘉立创EDA小七 官方
2024-10-08 09:10:01 来自未知
回复
可以在设置里面勾选自动检查更新
没有更多啦~