1. 原理图
  2. 原理图器件

原理图中的器件，只是一个符号。如果不带有仿真模型，那么它只是一系列图元

组成的，能够说明器件管脚数量、管脚名称以及管脚属性（Passive，Output, Input, Input/Output，Open Collector，Open Drain，Internal Pull-up，Internal Pull-Down，Source，Drain，Logical High Effective, Logical Low Effective）的符号。

  1. 原理图器件标号

原理图器件标号，是人机接口和PCB布板要关注的部分。标号的唯一性作为限制条件，可以防止错漏元器件、网络表错误等。

  1. 原理图连线

原理图中器件管脚之间的连线，表示器件连接的逻辑关系。有的原理图可以将连线赋予约束条件，如差分线、等阻抗匹配

线等。原理图连线可以通过实体连线、网络名、原理图间名称来实现。

  1. 原理图分层设计

有的EDA工具是支持原理图分层设计的，有的甚至可以将原理图模块作为可以复用的设计，像软件编程中的子程序

一样，被多处引用，元器件也会自动拷贝成多份，并且都有唯一编号。

  1. PCB板
  2. PCB 板材
  3. 定义PCB的板材以及厚度，如FR4板材、FPC软板、FPC加强板。
  4. PCB 元器件 (PCB Footprint)

PCB元器件封装，如果是强约束条件，可以是与原理图器件的管脚数必须一一对应，否则就报DRC错误; 也可以是弱约束条件，即原理图符号和PCB封装的管脚数不一样，DRC可以报错误，也可以不报错误，看个人习惯选择合适的EDA工具。

  1. PCB 板导电层的层数

PCB板可以是单层板、双层板

、多层板。一般情况下的多层板，板子导电层的层数是偶数，不会做奇数层板，因为奇数层板容易造成板子弯曲和翘曲，不好控制质量。

  1. PCB 板上的孔

PCB板上的孔，有多种形式。

：孔的内部涂敷金属层，将PCB板的上下两层连接起来。

通孔：从PCB的一层打穿到另一层，是穿透孔。

机械孔，非金属化孔

：孔的内壁没有涂敷金属层。在多层板中，除非特殊设计，机械孔严禁做金属化孔。

埋孔：孔连接了内层导电层，表面看不出来的孔。

盲孔

  • ：从一侧打穿到某一个内部导电层的孔。
  • 阶梯孔：孔的直径从一层到另一层，经过一个突变，类似于阶梯。
  • 槽孔：指不是圆形的，需要钻头以外的其他设备辅助加工的孔。
  1. PCB 的各个层
  • 丝印层：PCB板上印刷的字符，一般是白色为主，与电特性无关，一般用于器件标号、Logo、版本号印刷等。这一层不是必须的，PCB板没有这一层，对电路功能没有影响。
  • 阻焊层：PCB板上在焊盘之外的区域涂敷的能耐一定程度高温、对融化的锡不浸润的材料。融化的焊锡会因为表面张力

，从阻焊层脱离脱落。阻焊层有绿色、蓝色、红色、橘色、黄色、黑色等等，看PCB板厂家的能力和用户的选择。这一层也不是必须的，没有这一层，不会影响PCB的功能。涂敷阻焊层是方便元器件在PCB上焊接，走回流焊或者波峰焊

  • 以及点焊，涂敷阻焊层不容易因为沾锡而造成短路。
  • 导电层：这一部分包括布线、焊盘、以及内层的导电铜皮，与焊接完毕的元器件一起组成了一个电子系统。这一层是必须的。

在EDA软件中，有更多的图层和元素，来辅助完成这三个层的设计，以及PCB自动贴装、焊接的流程。

  1. 原理图捕获、PCB Layout的一般流程
  2. 原理图捕获 Schematic Capture

这个阶段是原理图生成阶段，又称为原理图捕获。

  1. 器件选型和封装选型

这一部分看起来与原理图设计无关，但却是原理图设计阶段首先要确定的条件。同一个器件，有不同的封装，可以满足不同的设计要求。

  1. 自定义的原理图符号库

一个原理图很可能要用到一些原理图器件库中没有的器件，这时要自己来做一个器件符号，存放到自建的原理图符号库中。如果使用PCB Footprint不是标准库里的，或者找不到已有，还要建立器件对应的PCB Footprint。

  1. 原理图元器件放置与连线

将需要的元器件符号，放置的原理图中。可以是一整页，也可以是多页。

这一阶段可以不用管元器件的标号，有重复的没有关系，以电路设计和逻辑功能为主。

按照设计，连接原理图中放置的器件。

原则上，放置的原理图符号，其管脚标号数量，与PCB Footprint是相同的，不能多也不能少。

如果用网络名来完成连接，那么要避免在同一个导线上使用多个网络名称。即任何一个连线网络，其网络名是唯一的。

  1. 添加原理图元器件封装

填写每一个元器件符号实体对应的PCB Footprint实体。这个PCB Footprint要与PCB Layout工具描述的一致，一般只是一个名称。有些EDA软件是将原理图库文件包含了PCB Footprint，这种方式并不推荐，我推荐原理图捕获和PCB Layout是弱耦合，或者解耦合的，即这两个步骤完全可以在不同的EDA软件工具里来做。

  1. 原理图元器件标号重新标号

将原理图中的器件标号，重新进行标号。标号的规则依照企业规定或者个人喜好来定。可以用等长标号、跟随图纸标号、不等长标号等。

  1. 进行DRC检查

DRC检查包括IO特性、元器件放置栅格、连线栅格、PCB Footprint匹配等。

  1. 生成网络表

生成PCB Layout工具需要的网络表格式。

  1. PCB布板布线 PCB Layout

PCB布板布线，与原理图设计可以是互相独立的，也就是说，我可以在一个工具里做原理图，生成网络表，然后将网络表导入到另一套EDA工具中，调用另一套工具的PCB元器件库，来完成PCB Layout。

  1. 检查所有的PCB Footprints

这一步，是检查是否所有的PCB Footprints全部都与实物对的上，不要出现器件无法焊接在板子上的情况，以及起始位置标注不明确、甚至标注错误器件。

  1. 确定线路板层数

根据需要，确定号线路板导电层即铜皮的层数。

  1. 确定坐标原点

确定PCB Layout的坐标原点。有的PCB Layout工具，坐标原点是可以随意变动的，这样会导致元器件和定位孔很难定位，因为会产生坐标尾数。

  1. 绘制板框和定位孔

绘制线路板的板框、开槽、切边、放置定位孔等。定位孔位置固定之后，要进行锁定，防止无意中移动而不知道，导致PCBA无法安装。

  1. 绘制限制区域

将限制区域分类，分别绘制，例如禁止放置元器件区域、禁止布线区域、禁止过孔区域等。

  1. PCB Layout 工具导入网络表

使用PCB Layout工具，导入原理图生成的网络表。如果对应的所有器件都能找到，那么就算成功导入网络表和PCB Footprint了。如果要与结构设计做紧密配合，最好有每个元器件的3D Step文件。如果是自己建的封装，可以请结构设计人员协助绘制元器件的3D Step文件，然后再导入到封装库。

  1. 设置元器件栅格和布线栅格以及元器件放置规则

设置元器件栅格，英制或者公制都可以，看设计需要。设置这个栅格，主要目的是将元器件位置坐标与贴片机精度公差做匹配，减少贴片机放置元器件的误差。

设置布线栅格，是为了均匀布线，美观漂亮，优化电路性能。

  1. 放置元器件

根据设计要求和电气特性，以及网络飞线的拓扑情况，放置元器件封装 PCB Footprint。

  1. 锁定元器件

将某些位置确定的元器件的位置锁定，防止错误操作或者无疑中移动了元器件。注意：在 Cadence中，锁定了的元器件无法更新PCB Footprint，必须解锁后才能更新，更新完成以后，再进行锁定。

  1. 设置布线规则

布线规则包括：

通用布线最小间隔；

关键网络布线最小间隔；

电源线最小宽度、最大宽度、推荐宽度；

信号线最小宽度、最大宽度、推荐宽度；

差分线最小宽度、最大宽度、推荐宽度、长度匹配；

内存地址线数据线阻抗匹配、间距、等长约束；

Mipi线等长约束、阻抗匹配；

过孔大小约束；

布线拐角约束等。

  1. 布线
  2. 电源网络

对于数字电路来说，先布置电源网络。如果有内电层和内地层，内电层或者内地层根据需要进行区域划分。有内电层和内地层，在电源和地方面的布线要方便很多。

  1. 自动布线

电源网络布线完成以后，可以使用自动布线工具对地线除外的网络进行自动布线，然后再进行手工调整。PCB的自动布线越来越成熟，设置好约束规则以后再使用，可以大大减少工作量，加快出图速度。

  1. 手工调整

对自动布线的结果不满意，可以进行手工调整。建议使用具有推挤功能的PCB Layout 工具。

  1. 连接地线和覆铜

布线调整完毕以后，进行地网络覆铜，再将需要没有覆盖的区域用过孔连接进行覆盖。最后去除覆铜死区。

  1. 检查接地热风焊盘 Thermal Relief

线路板铺地以后，接地的焊盘如果没有制作热风焊盘，在焊接时因为热量通过铜箔散失较快，容易出现焊接不良。检查所有的接地焊盘，除非特殊设计，建议所有的接地焊盘都采用热风焊盘。下图是热风焊盘示例，一个通孔接地焊盘，在覆铜时，通过一个十字花来连接地网络。



  1. 模拟电路以及小信号放大电路布线

现代半导体技术的发展，使得难以处理的模拟电路和小信号放大电路设计简化，我们一般很少接触到。

有时候为了降低成本和提高可靠性，会使用模拟电路和自己规划的小信号放大电路。

模拟电路和小信号放大电路要看情况进行覆铜。多数情况下是不能直接覆铜的，因为会产生比较复杂的、难以处理和诊断的寄生电容。

  1. EMC因素考虑
  • 电源纹波
  • 系数：电源纹波系数如果指标不好，要对电源做一些处理。其中中频部分和高频部分是比较容易处理的，低频就难以处理，偶尔有使用电感和磁珠也效果不佳的。
  • 高频磁干扰：往往来自于铝壳的交流电机，其交变磁场容易对环路造成干扰。
  • 各种无源器件的寄生电感和寄生电容。实际的电阻电容等器件都不是理想器件，有寄生电感和寄生电容。在小信号放大电路的设计过程中，要综合考虑这个因素。
  1. PCB Layout DRC

PCB Layout全部做完之后，进行DRC检查。除非特殊要求，允许有可控的DRC错误，否则要求DRC全部通过。

靠人工去检查PCB Layout的错误是不现实的，可靠的、省力、省时的途径，是原理图做好设计，更新到PCB Layout，根据设计规则和约束条件，做DRC检查来排除错误。

常见的Fatal DRC错误：

  • 未连线管脚或者网络，即飞线；
  • 短路；
  • 导体铜箔间距过小，包括布线之间、焊盘与布线、焊盘与Pologon、布线与Polygon等。
  1. PCB Layout 元器件标号重置后与反标

布线完成以后，将PCB Layout的元器件标号按照在板子上的位置顺序重新标号，便于查找和调试。

在原理图侧，从PCB Layout反标回来，将器件标号按照PCB Layout的标号重新标注，让原理图和PCB Layout的器件标号重新同步，便于原理图与PCB图互相查找和对照。

PCB Layout 器件标号反标，又称为 Back Annotation，有的软件支持，甚至可以跨设计工具反标。有的不支持，就不能进行这一步了。

  1. 调整丝印层

调整丝印层的字符大小和笔画宽度。这一项与制板工艺水平相关，工艺水平高的，字符可以小一些，否则字符要调大一些，以能够辨识为准。调整丝印层字符的位置和方向。丝印层的字符和线条，不能覆盖到焊盘、通孔和过孔上，不能被元器件压在下面。

丝印层字符方向按照CAD绘图习惯，朝向两个方向，便于查找和辨识。水平放置的字符，正向放置；竖直方向的字符，朝向右方，即头向左歪可以正向观察。

器件很集中的区域，放不下标号字符，可以在某个空闲的区域，放置字符，再用标线指示。

有些字符需要隐藏，也要做相应修改。

在MP阶段的成熟定型的PCB，可以只保留版本和LOGO，将标号等丝印层元素全部隐藏。

  1. 放置版号和LOGO

在线路板的空闲位置，放置版号以及LOGO。

丝印层、铜皮层都可以放置版号以及LOGO。PCB设计会经历不同的阶段，每一个阶段、每一个板子都用唯一版号用来辨识不同时期的产品，防止新料旧料混淆。制板厂有时会将客户编号打到PCB板上，这个客户编号往往是跟下单者关联的，不能作为PCB版号来使用。如果一个设计有多人参与，多人下单，或者中途转换负责人，这个客户编号往往会编号，导致PCB版号辨识困难，物料管理很难理清。







硬创社

还没有评论，抢个沙发！