CYD9689B介绍：一款兼容AD9689的14位2.6GSPS双通道ADC

CYD9689B是一款双通道、14位、2.6GSPS模数转换器（ADC），采用JESD204B子类1串行输出接口，最高支持每通道16Gbps。该器件内部集成输入缓冲器、四个数字下变频器（DDC），支持可编程抽取、48位NCO以及片上抖动等功能。其引脚定义、封装尺寸、寄存器映射与ADI公司的AD9689高度兼容，可作为后者的直接替换方案用于多频段接收、相控阵雷达、无线通信基站等应用场景。

主要性能指标与兼容性说明

下表列出了CYD9689B的关键参数。与AD9689在核心指标上保持一致，部分动态性能存在差异，但整体功能与接口完全兼容。

参数	CYD9689B
分辨率	14 bit
采样率	2.0 / 2.6 GSPS
通道数	2
模拟输入带宽 (-3dB)	6 GHz
JESD204B	子类1，最高16 Gbps
SFDR @ 1.8GHz, -2dBFS	55.2 dBFS（2.6GSPS）
SNR @ 1.8GHz, -2dBFS	54.5 dBFS（2.6GSPS）
噪声密度	-152 dBFS/Hz
孔径抖动	72 fs rms
总功耗（2.6GSPS）	3.11 W（典型值）
电源电压	0.975V / 1.9V / 2.5V
封装	196-BGA, 12×12mm
寄存器映射	与AD9689基本一致

引脚与封装兼容性

CYD9689B采用196引脚BGA封装，尺寸12mm×12mm，球距0.8mm。引脚分配与AD9689完全相同。用户在现有AD9689的PCB上无需改动硬件即可直接替换。典型电源域包括AVDD1（0.975V）、AVDD2（1.9V）、AVDD3（2.5V）、DVDD（0.975V）、DRVDD1（0.975V）、DRVDD2（1.9V）及SPIVDD（1.9V），与AD9689要求一致。

数字接口与JESD204B

CYD9689B支持JESD204B子类1，可配置为1、2、4、8条串行通道，单通道速率范围1.6875Gbps至16Gbps。内部链路层参数（L、M、F、K等）可通过SPI编程设定，与AD9689的配置方式相同。多器件同步通过SYSREF±和SYNCINB±引脚实现，支持确定性延迟。在启用或禁用DDC的各种模式下，其输出数据格式与虚拟转换器映射也与AD9689保持一致。

数字下变频及滤波特性

CYD9689B内部集成四个DDC，每个包含48位NCO、多个半带滤波器（HB1～HB4）、TB1、TB2、FB2等抽取滤波器。NCO支持可编程模数模式和相干模式，可用于可变IF、零IF或fs/4 IF模式。抽取率可分别配置为1、2、3、4、5、6、8、10、12、15、16、20、24、30、40、48等，与AD9689的DDC配置完全相同。可编程FIR滤波器支持48抽头、96抽头、级联24抽头等多种模式，系数为Q1.15格式。

快速检测与信号监控

CYD9689B内置快速阈值检测电路，可监控输入信号幅度并输出FD_A、FD_B引脚信号。上、下阈值及驻留时间均可编程，检测延迟为72个时钟周期。信号监控模块可测量一段时间内输入信号的峰值幅度，结果可通过SPI读取或通过JESD204B控制位输出。这些功能的使用方式和寄存器地址与AD9689一致。

时钟输入与分频

CYD9689B采用差分时钟输入（CLK+， CLK-），支持LVPECL/LVDS电平，内置时钟分频器可配置1、2、4分频。同时提供时钟占空比稳定器（DCS1、DCS2）及精细延迟/超精细延迟调整（步长0.25ps）。这些特性与AD9689基本相同。

替换注意事项

虽然CYD9689B在引脚、寄存器、功能上与AD9689高度兼容，但需注意以下几点：

若系统对SFDR和SNR有极致要求（例如要求SFDR>70dBFS），则应评估CYD9689B的性能是否满足链路预算。其55dBFS的SFDR适用于大多数工业级、通信基站及雷达中频采样场景，但不适合极高性能的测量或高端仪器。

模拟输入带宽6GHz vs 9GHz：对于直接采样超过6GHz的信号，AD9689更合适。若输入频率低于6GHz，两者无明显差异。

孔径抖动72fs vs 55fs：在极高输入频率（>3GHz）下，抖动对SNR的影响可参见数据手册公式，用户需根据实际输入频率计算。

除上述差异外，CYD9689B可完全替换AD9689，SPI控制代码无需修改，PCB设计无需改版。