FPGA改了一个微不足道的地方，比如将数据传输部分的时钟改变，但是却影响了整个系统的工作，时钟是mmcm生成的，各个模块时钟独立，怎么会出现这个问题？请各位大佬给出明示。
硬创社

还没有评论，抢个沙发！