各位兄弟们，求助一下我这个FPGA+DDR3试验板的层压应该选什么编号，或者怎么改线宽符合板工艺。
信号走线是4.5MIL，走线层位SIG1/SIG3/SIG6，电源是POW4,地平面是GND2/GND5. 图片是规则和走线。 自己瞎画的，想打个板瞧瞧。有其他需要的我再补充。 十分感谢。 #嘉立创PCB# #阻抗匹配、层叠结构#
#嘉立创PCB#
#阻抗匹配、层叠结构#
开源硬件平台
全部评论 默认 最新
ihsihsialougnaF 作者
2025-04-08 11:51:43 来自广东
回复
这样子吗
ihsihsialougnaF 作者
2025-04-07 17:25:37 来自广东
回复
@嘉立创社区
ihsihsialougnaF 作者
2025-04-07 17:25:23 来自广东
回复
阻抗要求是单线 50ohm，差分 100ohm，走线都是走线层位SIG1/SIG3/SIG6.
没有更多啦~