这个所谓影响永远都有。因为这是C1的电容充电过程。它的存在跟驱动负载能力充足与否没关系，因为只要有电容，且电容上的初始电平和输入信号电平不相等，那必然存在这个充电过程。驱动负载能力比较强的输入只会降低这个充电时间，不会消除它。如果想进一步降低该效应的影响只能通过降低C1容值使这个充电过程尽量缩短。而且设计时也不用想着完全去除它，只要这个充电过程足够快，不影响到采集目标信号即可。 另外对于这个链路来说，输入已经被U4隔离。实际上这部分电路采集的信号已经是U4输入的跟随电压，它只是采样电路内部的信号，该效应不会影响到外部输入信号。

研究模电,要懂得什么时候要使用理想元件分析,什么时候必须使用非理想元件来分析.