四层板PCB
我在画四层板PCB的时候，就是我3W原则设置好之后，芯片的相邻的引脚引不出来了，请问应该怎么办？(芯片连着出来的几个ADC,或与VCC相近)
嘉立创EDA
全部评论 默认 最新
NyaYou
2025-07-26 00:02:25 来自江西
回复
用区域规则
嘉立创EDA小吴 官方
2025-07-25 15:52:13 来自广东
回复
您好，可以设置布线模式为忽略，就可以连接出来了，然后设计-检查drc看下报错原因是什么，应该是小于设计规则的间距所以阻挡了。
蕊蕊蕊 作者
2025-07-25 16:03:25 来自河南
回复
您好，报错是， 导线与导线间距太小了
嘉立创EDA小吴 官方
2025-07-25 16:07:03 来自广东
回复
在设计规则看下要不要改规则，因为它是根据设计规则的参数标准来检测的。这是我们工艺方面您看下：https://www.sz-jlc.com/portal/vtechnology.html
蕊蕊蕊 作者
2025-07-25 16:53:13 来自河南
回复
怎么搞
蕊蕊蕊 作者
2025-07-25 17:00:57 来自河南
回复
我现在是画着画着出现这个问题，如果全部改规则，他有会报错。。。
嘉立创EDA小吴 官方
2025-07-25 17:27:53 来自广东
回复
改到符合规则就不会报错了，如果小于设计规则里面的参数就会报错，主要还是看您设计规则里面设置的参数来检查的，如果您觉得设计规则的参数设置不对，可以根据我们的工艺参数修改这是我们工艺方面您对照看：https://www.sz-jlc.com/portal/vtechnology.html
已折叠部分评论 展开
没有更多啦~