我也想过加PMIC，就是成本不允许[哭笑]

佬，堆多大的电容好呀，不懂这个方法

纯FPGA问题不大的是可以不管下电吗，我直接可以关闭电源[大哭]

要看为什么控制上电顺序，必要的是因为对某一部分启动顺序有要求，另外就是因为电容都很多，上电时的冲击电流很大，为了减小冲击按顺序上电。 拿A7来说，分别是VCCINT、VCCBRAM、VCCAUX、VCCIO，其中电压相同的可以同时上电，GT电源另说，说明并没有必须的启动顺序要求，但重点是那个VCCO和VCCAUX压差，如果有3.3V的BANK，其实只要控制VCCAUX上电在3.3VBANK上电之前，同时VCCAUX加个大一点的电容，因为VCCO通常有外接负载，而VCCAUX电流不大，基本能够保证VCCAUX在VCCO之后下电。其实同时上下电也能保证压差在1.5V，只要不是太离谱就行。 另外，为什么都是VCCO最后上电最先下电，是为了保证IO输出的稳定，在VCCO有供电时保证内核是在工作的，如果能接受在上下电时IO乱跳，怎么上电都无所谓的。 为什么说纯FPGA问题不大，因为没什么控制信号，就PROGRAM_B、DONE、INIT_B、CFGBVS这几个信号，基本都是内部输出信号，只要上拉到正确的电平就行，而ZYNQ有ARM核，供电要复杂一些，7000系列还好，基本拉通就行，测试过一片ZU15EG，控制信号有时序要求，同时供电JTAG都不会识别，7K325T和7A200T测试过同时供电可以识别也可以加载Flash，我有开源一个7K325T点灯板，完全没有控制上电顺序，能跑也不会坏。

简单来说目前并没有什么好控制下电的方法，因为多数情况下都是拔插头，控制也没用[坏笑]

谢谢大佬，懂了懂了，我就是纯测试FPGA，我在VCCAUX 加个1000uF大电容，这样我直接关闭电源，它也可以被动的最后下电，IO口随意的。

我增加成品解决了[看]

这个我也有想用过，断电最大的问题还是拔插头，当时想的是输入电容给的够大，断电时及时给下电信号，在电容用完电前完成下电。 其实问题都不大的，一般也就电流偏大，但大不到哪里去，FPAG得上电完后才加载bit流 测试的话倒是不用考虑拔插头，可以用单片机控制，还可以搞电压电流功耗等监测，IO和VCCAUX的压差问题可以直接用1.8V的VCCO，直接杜绝风险，3.3V可以外加缓冲器。

其实我搞完这个，回头发现，我只是为了测试FPGA本身是否正常，ID是否对应，是否可以写程序。我最多也就给个晶振和配置信号，我好像无需给IO口的VCCO电源。我做的芯片测试，不是板级测试。

我甚至不想加晶振，不知道能不能配置，只知道测试ID不需要加。

可以的，没有晶振也可以加载比特流，内部有FMCCKTOL，容差很大，就是不知道能不能拉出来作为逻辑时钟，组合逻辑肯定没问题，时序逻辑要时钟的，要不然外挂时钟呗。 IO肯定是需要供电的，BANK0是配置BANK，肯定要供电的，还有Bank 14/15，可能涉及到配置相关引脚，其它的不供电没啥问题。 建议供电都要有，毕竟是测试，可以看电流推测芯片内部有没有短路之类的暗病。

收到，谢谢大佬解惑[惊喜]

上电下电顺序问题，解决不了下电问题，想谨慎点设计[哭笑]