在板级电源分配网络设计中，频率范围通常从100kHz到100MHz是一个常见的经验范围，但具体的设计需求确实会因产品而异。这个范围的选择主要与电路中电源噪声的频率成分以及负载（如MCU、FPGA等）的动态电流需求有关。 MCU的时钟频率决定了其开关的速度，而每次开关都会引起电流的快速变化。这些快速变化会在电源网络中产生高频噪声。时钟频率越高，噪声的频率成分也越高。 通常，数字电路的电流需求不仅包含基频（即MCU的时钟频率），还包括其谐波成分。根据傅里叶分析，一个方波信号（如时钟信号）的频谱包含奇数倍的谐波（3倍、5倍、7倍等），其中5倍频率通常被认为是一个关键点，因为它涵盖了大部分对电源完整性有显著影响的能量。超过5倍后，谐波的幅度通常会显著衰减，对PDN设计的影响变小。 所以选择5倍作为一个经验值，也是为了在设计中留有余量，确保PDN在较高频率下仍能保持低阻抗，从而抑制电压波动和噪声。如果只考虑基频或较低倍数，可能无法充分应对高速开关带来的瞬态效应。