在这里也呼吁提倡友好评论，（B站评论的那套就不要搬过来了）有的时候为了找评论的解决方案恨不得得翻六七页[晕]

B站老唐，晶振磁场，晶振时序，看到这些我就想笑。老唐废话太多了，学校老师懂得都懂，更专业的建议看那些工程师的。还时序，这里晶振就是个频率基准，时序注重的是边沿，真要讲时序至少用的是有源晶振，好一点用差分晶振。无源晶振这部分是模拟电路，对外界干扰比较敏感，所以要包地，主要是和高di/dt的回路分开，一般的信号影响不大。另外晶振是靠压电效应来工作的，跟磁场没多大关系。还有这个电容叫负载匹配电容，这个容值一般是手册给的，说是稳定频率，其实就是起振用的，在32768的晶振上才需要特别注意。再说一个，走线不能走直角，其实是制造工艺的问题，甚至有的科普视频会说信号会拐不过来弯飞出去，然而一些射频板都有直角走线，线宽导致的阻抗问题可以切角。现在阿猫阿狗都来做科普了，还搬来搬去的，这也没办法

主要就是想分享下整件事，也感谢这位网友提出的问题，虽然是四层，但能净空肯定还是净空的好（文件我修改了，白天应该就能审核通过）

最主要的来了，这个模块是四层板，你跟我说晶振净空是什么意思？四层板控制好叠层其余的就是拉通就可以啊（当然我这个模块不高级，比不了其他大佬有等长阻抗匹配这些内容）；但凡认真看完了板图也应该不会问出这种问题吧(๑-﹏-๑)

几条评论，无非是想说晶振下方净空，直接说就好了呀，嘚嘚半天，多少有点让人心碎。